尹朋涛，于金英，杨祥龙，陈秀芳，谢雪健，彭 燕，肖龙飞，胡小波，徐现刚

(山东大学，新一代半导体材料研究院，晶体材料国家重点实验室，济南 250100)

0 引 言

作为第三代宽带隙半导体材料的代表，碳化硅(SiC)具有禁带宽度大、载流子饱和迁移速度高、临界击穿场强高、热导率高、化学稳定性好等优异的物理化学特性。基于这些特性，SiC材料被认为是制作高频、大功率、耐高温和抗辐射电子器件的理想材料，用其制造的器件在智能电网、轨道交通、电动汽车、雷达通信等众多领域有着广泛的应用[1-2]。物理气相传输法(PVT)是生长体块SiC单晶最成熟，也是最常用的方法。得益于生长技术的进步和生长工艺的成熟，SiC单晶研制取得了飞速发展，单晶直径越来越大，晶体中缺陷密度越来越少，其中微管缺陷已经接近零微管水平。然而SiC单晶中仍存在较高的位错密度(约103～104cm-2)[3],使其实际的电学性能大大降低，制约了SiC材料在电子器件特别是SiC高功率器件中更广泛的应用，如在高位错密度的SiC上制作晶体三极管便会产生较大的漏电流[4]。在SiC单晶的生长过程中，籽晶中的穿透型位错会向晶体中发生延伸和转化。在SiC衬底上进行同质外延时，衬底中的位错缺陷也会向外延层中延伸和转化，衬底中的基平面位错(BPD)90%转化为刃位错(TED)、部分螺旋特征的BPDs直接延伸到外延层中[5-6]。另外，衬底中的螺位错(TSD)会贯穿到外延层中或转化为Frank型堆垛层错，导致器件参数退化[7]。因此降低或消除晶体中的位错密度对促进高质量的SiC材料生长和实现高性能的器件制备至关重要，如何快速有效表征位错类型、密度及分布情况也随之成为研究重点。……