范成澳

（南京大学金陵学院 江苏 南京 210000）

1 引言

当前，伴随科学技术水平的不断提升，许多先进技术得以呈现与应用，其中，最具代表性的便是计算机技术、半导体技术等；在这些技术的影响与驱动下，数字电路不管是在具体的设计理念上，还是与之相对应的设计方法上，都已经有了比较明显的改变。需指出的是，从起初的手工形式的设计方法，到现在的电子设计自动化（EDA）等，设计的自动化程度越发提升。可编程逻辑（PLD）器件与EDA技术的诞生，使传统的设计思路发生改变，人们能够借助芯片来获得各种功能。而伴随复杂可编程逻辑器件（CPLD）/现场可编程逻辑门阵列（FPGA）的越发复杂，采用硬件描述语言（HDL）对CPLD/FPGA进行设计，已经成为了一种趋势。针对EDA设计计数而言，其不仅能为设计工作提供切实辅助，而且还能依据现实情况及具体需要，提供各种实用价值高且类型多样的自动化工具，实现自电子CAD到EDA的成功突破。本文结合设计实例（多功能数字钟），就HDL在数字电路中的设计思路探讨如下。

2 HDL语言的基本特点及结构

采用形式化方法对数字系统的硬件电路进行描述，是EDA的核心技术之一。现阶段，主要有两种硬件描述语言（IEEE标准），其一为Verilog HDL，其二是VHDL，但对于这两种比较典型的语言来分析，其均有各自的优点。现阶段，许多在行业内具有代表性的EDA供应商，把Verilog以及VHDL当作EDA软件完成输入或者输出操作的基本标准，其中最具代表性的公司有Cadence、Synopsys公司等。但需说明的是，对于Verilog HDL来分析，由于其实为一种比较基础性的硬件描述语言（其发展根基为C语言），易学易用为其最大特点。……