许理达，戴家赟，孔月婵，王 元

(南京电子器件研究所，江苏南京 210016)

近年来，随着微电子技术的迅速发展，异质集成技术成为了后摩尔时代突破器件性能的解决方案之一。硅基异质集成Ⅲ-Ⅴ族工艺能够把Si CMOS 工艺高良率、高集成度的特点与化合物半导体优异的射频性能相结合，实现两者优势的互补[1]。例如将InP HBT 和Si CMOS 集成起来，能够兼具高频高速和高集成度等优势[2]。其中，外延层转移技术作为异质集成工艺中的一种技术途径，一直以来受到广泛关注[3]。外延层转移异质集成技术是通过剥离转移的方法，将InP HBT 等化合物半导体外延层从原始衬底剥离，并键合转移到Si CMOS 衬底上[4]。BCB(苯并环丁烯)是InP HBT 工艺中广泛使用的台面钝化材料[5-6]，同时BCB也是一种常用的键合介质，因此适宜使用在InP HBT材料与Si CMOS 的异质集成环境中[7-8]。但是由于BCB 的电绝缘特性，在实现了化合物半导体外延层的转移后，还需要通过BCB 通孔实现InP HBT 器件与Si CMOS 器件之间的信号垂直互连。

如图1 所示，对于两层金属的InP HBT 来说，分割成岛状的InP HBT 管芯被2 μm 厚的BCB1 介质层包裹，M1 层金属下同样覆盖有约2 μm 厚的BCB2 介质层，最上面是M2 层金属。然后上述结构从原始InP衬底剥离，通过BCB 键合转移到目标Si CMOS 衬底上，考虑到Si CMOS 表面的起伏，常用的键合BCB层约1 μm 厚。即需要通过深度约5 μm 厚的BCB 介质实现InP M2 金属与CMOS 顶层金属间的互连。

图1 外延层转移工艺互连结构示意图Fig.1 Schematic diagram of the epitaxial layer transfer process structure

刻蚀通孔的制备需要保证不对后续异质集成工艺以及集成器件性能产生影响。相比于常规InP 器件中单个薄层BCB 介质的通孔刻蚀，本文中跨越多层BCB介质的通孔刻蚀对刻蚀的效率和刻蚀孔的形貌都提出了更高的要求。……