李 鋆

（北京万协通信息技术有限公司，北京 100085）

1 芯片研发面临的挑战

随着制造工艺水平的提高，CMOS工艺技术节点已经从2009年的65 nm线宽逐步之间发展至8 nm，线宽呈现出持续缩减的态势，芯片集成晶体管数量相反，结构越来越复杂，芯片已经真正地进入了纳米级时代。因此，芯片制造工艺的发展已经成为整个芯片行业向前发展的决定性因素[1]。随着各类新材料和复杂工艺的应用，越来越多的非线性工艺约束诞生，随机性与系统性误差增加，且呈现出不断提升的趋势，芯片研发设计进入瓶颈阶段，出现了越来越多的问题。

1.1 亚波长光刻图形失真

纳米时代后，芯片行业的研发设计规模显著增加，并且越来越复杂，从65 nm节点开始，“亚波长光刻”技术被应用于制造工艺中。举例来说，65 nm节点光刻使用的光源波长为196 nm，而芯片的大小不到光源波长的35%。现阶段，晶圆代工厂基于分辨率扩展技术与光学邻近修正（OPC）来解决亚波长光刻图形失真的问题。然而光学邻近修正（OPC）的修正能力有限，芯片研发人员必须加强对光刻流程的了解，明确图形失真的缩减方式，在芯片实际研发过程中应用各项知识。

1.2 铜互连制造问题

芯片成品率受铜互连制造问题的影响。如果可制造性设计欠缺，必然会影响铜的质量，使其发生凹陷，甚至是腐蚀，并作用于时序、电迁移设计特点。对于有限的互连图形来说，受短路的影响，会在一定程度上降低芯片的成品率。铜工艺的主要成品率的影响因素来自于通孔开路，随着互连密度的波动，层面介质厚度出现了转变，受到抛光缺陷影响出现的不期望时序等问题，会使芯片的成品率持续缩减。……