刘 彤，王德龙，张艳飞，蒋 婷

（无锡中微亿芯有限公司，江苏无锡 214072）

1 引言

现场可编程门阵列（FPGA）是一种半定制电路，具有开发周期短、成本低、风险小、集成度高、灵活性强，且便于电子系统维护和升级的特点，因此成为了数字芯片的主流，被广泛应用在通信、控制、视频、信息处理、消费电子、互联网、汽车以及航空航天等诸多领域[1-2]。

可编程逻辑单元是FPGA 最基本和最核心的模块，基于查找表的可编程逻辑单元是实现时序电路和组合电路的主要逻辑资源，其中移位寄存器是查找表逻辑应用中最重要的功能之一，通过移位寄存器产生需要的延时或延时补偿，用来平衡数据流水线的时序，同样移位寄存器可用于同步先进先出（FIFO）以及内容可寻址存储器的实现[3]，同时还可以用于数的加、减、乘、除运算，用于数字匹配滤波器的实现[4]，以及串并数据转换，构成可变分频器和高效随机数发生器的实现[5-6]等。可编程逻辑单元的移位寄存器链的应用非常广泛，因此研究一款灵活的移位寄存器架构具有重要意义，本文提出了一种基于查找表的移位寄存器链的架构设计。

2 原理

目前市场主流的移位寄存器链由触发器（DFF）级联实现，如图1 所示，由4 级DFF 首尾级联，完成4 个时钟周期的移位操作。由于触发器数量有限，面积较大，位数满足不了用户的设计要求，因此需要设计宽位数有效的移位寄存器链。

本文的目的是研究可编程逻辑单元移位功能架构的实现方式和电路……