尹凯

摘要：本文实现了一种基于SSP接口的FPGA被动配置方法，对FPGA的被动串行配置进行了详细讨论，给出了硬件电路设计和SSP接口的操作方法。

关键词：SSP;FPGA被动配置;Linux

1. 引言

FPGA在上电之后，需要从外部电路获取配置数据并载入到内部的配置SRAM中才能正常工作。本文主要讨论了一种基于外部处理器SSP接口发送配置数据的方法，既可以保证配置速度又简化了硬件连接。

2.FPGA配置方式

Altera公司的Cyclone系列FPGA支持三种配置方式：AS模式（主动串行模式）、PS模式（被动串行模式）和JTAG模式。这三种配置方式由模式选择管脚（MSEL1、MSEL0）的电平值决定，其主要区别是配置过程中FPGA所处的地位和加载配置数据的方式不同。本文使用其中的PS模式，实现外部處理器对FPGA的串行配置。

2.1PS配置过程

PS模式中主要用到的FPGA配置管脚包括：

lDCLK：配置时钟;

lDATA0：配置数据;

lnCONFIG：配置命令;

lnSTATUS：配置状态指示;

lCONF_DONE：配置完成指示。

在PS模式下FPGA处于从属地位，接收来自外部的配置命令、配置时钟和配置数据，并给出配置状态信号以及配置完成指示信号，时序波形如下图所示。

外部控制器（ARM、单片机等）控制整个配置过程。在配置期间，配置数据在DCLK管脚的时钟信号上升沿通过DATA0管脚锁存至FPGA中。FPGA要求每字节数据从LSB（最低有效位）开始发送，比如配置文件包含的字节顺序为0x02 0x1B，那么串行二进制流的发送顺序就是0100-0000 1101-1000。

2.2PS配置文件

Altera的开发环境QuartusII编译后自动生成的sof和pof格式的配置文件，不能用于PS模式，需要进行格式转化将sof文件转换为rbf文件。

3.SSP接口电路设计

在本设计中，外部处理器使用的是MARVELL公司的PXA270，通过配置其GPIO管脚的复用功能实现SSP（同步串行协议）通信接口，处理器与FPGA配置管脚的连接关系如下图所示。……