张玉铃，王淑娟

[摘    要]在由现场可更换模块组成的电子设备中，board to board互连的信号完整性问题举足轻重。基于信号完整性，搭建互连链路，进行SRIO总线传输，速率10.3125 Gbps，经由两组连接器及20 inch的有损传输线，对信号质量指标进行核算，对全链路进行仿真验证。

[关键词]信号完整性;SRIO;链路损耗

[中图分类号]TP368.1 [文献标志码]A [文章编号]2095–6487（2021）12–00–02

Design of Interconnection between Boards Based on Signal Integrity

Zhang Yu-ling，Wang Shu-juan

[Abstract]In the electronic equipment composed of field replaceable modules， the signal integrity of board to board interconnection is very important. Based on the signal integrity， the interconnection link is built for sRIO bus transmission at the rate of 10.3125 gbps. The signal quality index is calculated through two groups of connectors and 20 Inch lossy transmission line， and the whole link is simulated and verified.

[Keywords]signal integrity; SRIO; link loss

现场可更换模块是系统安装上和功能上相对独立的各类通用单元的总称，具有标准的尺寸和接口，将传统的三级维护简化为二级维护。随着现场可更换模块的普遍应用和高速串行总线对并行总线的取代，通信速率日益提升，总线的应用也从chip to chip拓展至board to board，在此应用层级上的信号完整性问题，直接制约了构成设备的各模块之间的交互，是模块间通信的核心技术所在。

1 链路架构

设计目标为基于ASAAC架构的SRIO总线链路，单通道最高速率为10.3125 Gbps。SRIO总线是目前高性能嵌入式系统最常用的系统总线之一，可实现board to board互连，速率支持5 Gbps、6.25 Gbps、10.3125 Gbps，信号上升沿达ps级别。选取包含处理器的子板1、子板2及背板组成的链路，进行SRIO总线互连，如图1所示。

1.1 处理器

选取数字信号处理器负责数据的接收、比特译码和解串降速。根据资源的使用情况，选取XC7K325T-2FFG900I，为Xilinx公司的FPGA器件，特性参数如下：

326 080个逻辑单元，16 020Kb RAM，10个Bank，16通道高速GTX，速率最高可达12.5 Gbps，500个user I/O。

1.2 连接器

针对目标10.3125Gbps SRIO设计，选用LRMT1-A288-B288-T1、LRMT1-A288-B288-Z1连接器。插头采用不同种类的金手指印制板接触件，插座采用弹性插孔接触件，结构如图2所示。

2 信号完整性指标分配

整条链路可以分为3个部分：发送端、传输通道以及接收端。……