李晋涛，任勇峰，2，杨志文，李辉景

(1.中北大学 电子测试技术国家重点实验室，山西 太原 030051；2.中北大学 仪器科学与动态测试教育部重点实验室，山西 太原 030051)

0 引言

SATA3.0(SerialATA Revision3.0)采用差分信号传输系统，该系统对共模噪声有很强的抵抗力，因此SATA可以采用更低的电压去抑制噪声。在数据传输这一方面，SATA3.0的传输速度在SATA2.0的基础上翻倍，理论上可以达到6 Gb/s。另一方面，SATA总线使用了嵌入式时钟频率信号，具备了比以往更强的纠错能力。在传输过程中能对相应的指令进行检查，即使出现错误的指令，也可以进行及时的修正，因此广泛地应用于实际工程中。但是，基于测试系统产生的数据愈加地趋向于大体积、高速率，多数存储系统采用存储阵列的方式进行存储。然而，随着存储量的增加以及传输环境的复杂，SATA总线会出现个别通道传输中断的现象，虽然只是偶尔现象，但却能造成不可挽回的损失。

针对以上问题，该设计基于FPGA控制的SATA3.0总线，从硬件和代码方面优化了存储系统并进行验证。实测存储速率不低于800 MB/s，并且数据传输稳定，在大容量存储应用领域具有很好的参考和使用价值。

1 系统总体设计

图1 系统总体框图

基于SATA3.0的存储电路能够实现对大量数据的快速、稳定的存储，该系统的总体设计方案如图1所示。系统由四部分组成，即数据接收模块、FPGA控制模块、数据存储模块和数据分析模块。数据接收模块采用了4路SRIO数据接口，接收外部数据，单路传输速率为3.125 Gb/s，总体理论传输速率为12.5 Gb/s。……