宫月红，卞良浩，张少君，王明雨

（山东交通学院船舶与轮机工程学院，威海264209）

1 引 言

在现代通信系统中，模数转换器（ADC）做为数字部分与模拟部分的接口，占有举足轻重的地位。随着数字信号处理技术的发展，对模数转换器速度和分辨率的要求越来越高。在几种常用结构的模数转换器中，流水线型ADC 以其中高速度与中高分辨率而得到广大用户的青睐。随着性能的提高，流水线型ADC 面临的主要问题是越来越高的功耗[1-2]。为了降低流水线型ADC 的功耗，提高线性度，研究者们提出了一系列的设计方法。在文献[3]中，采用开环放大器作为第一级级间余量放大器，而对于开环放大器引入的非线性误差，采用基于统计规律的数字校正技术来校正。基于统计的数字校正技术存在的问题是算法收敛过程依赖统计规律，收敛时间过长。与基于统计规律的数字校正技术对应的是确定性的校正技术，这类校正技术算法收敛不依赖统计规律，收敛速度快。在文献[4-5]中，设计了专门的参考ADC 法来加速收敛，但是参考ADC 需要增加额外的模拟电路硬件开销，这在数字电路比例日益增大的细线工艺下是不经济的。在文献[6-7]中，采用加入测试信号的方法加速收敛，但是选择的传输函数与实际放大器传输函数相差较多，校正精度有待提高。

基于上述背景，在此设计一款12 位、40MHz 的流水线型ADC。为了降低系统功耗，采用开环放大器作为第一级级间余量放大器。为了校正级间余量放大器引入的非线性误差，提出一种确定性的数字校正方法。在这种校正方法中，通过加入测试信号的方式建立后级ADC 传输函数模型，通过传输函数模型来估计理想的输入码值，对非线性误差进行校正。选用更接近于实际情况的三次多项式模型做为级间放大器传输函数模型，从而提高校正精度。系统工作流程分为测试模式和正常转换模式。系统在测试模式下输入测试信号，建立传输函数模型；在正常转换模式下，采用建立的传输函数模型来估计理想输入信号码值，实现校正。通过测试信号的加入，可以使系统快速收敛。

2 MDAC 误差模型

传统的流水线型ADC 由采样保持电路、子ADC、MDAC、时钟对齐电路等组成。图1 以单端工作模式为例给出了其中1.5 位MDAC 的示意图。

图1 MDAC 工作原理示意图

图1(a)中的级间余量放大器采用开环放大器；图1(b)采用电荷转移式的闭环放大器结构；图1(c)采用电容翻转式的闭环放大器结构。图中，Φ1 和Φ2 为一对两相不交叠时钟，用以控制开关1 和开关2；Vin为输入信号，VDASC为本级子ADC 输出码值对应的输入电压值；Cin、Cf和Cp分别为采样电容、保持电容、寄生电容。在图1(a)中，当开关1 关闭时，Cin被充电。当开关2 闭合时，Cin上的电荷发生移动，放大器输入端的电压得到确定，由开环放大器放大，增益由开环增益决定。在图1(b)中，当开关1 关闭时，Cin被充电。当开关2 闭合时，一部分Cin上的电荷转移到Cf上，确定放大器输入端的电压并放大，增益由Cin与Cf的比值决定。在图1(c)中，当开关1 关闭时，Cin和Cf同时充电。当开关2 闭合时，一部分Cin上的电荷转移到Cf上，实现放大，增益由Cin与Cf的比值决定。

由上述分析可见，采用开环放大器作为级间余量放大器，级间增益取决于开环放大器增益，所以，放大器的传输函数即为开环放大器的传输函数。开环放大器的传输函数可以表示为如下多项式形式：

由参考文献[8]可知，通过电路设计技巧，可以控制式(1)中三阶以上的误差小于某个数量级，相对于ADC 的精度可以忽略的程度。而式(1)中的偶次项可以通过差分结构消除，所以式(1)可以简化为如下形式：

3 校正结构

3.1 函数模型创建

在流水线型ADC 中，子级误差对系统的影响从第一级到最后一级逐级减小，所以第一级误差对整体的影响是最大的。在此，为了验证算法，简化电路，仅对第一级级间余量放大器误差进行校正。图2 给出了校正系统的结构框图。

图2 校正系统结构框图

该系统由第一级3.5 位子ADC 和后台ADC 两部分构成，第一级级间余量放大器采用开环结构。对于开环放大器引入的非线性误差，采用后台校正方式校正。校正过程中，将除第一级以外的其他子级看为一个整体，对应的输出码值称为后台码值。

为了对第一级级间余量放大器误差进行校正，需要建立放大器传输函数模型，并应用该模型校正放大器的非线性误差。系统工作分为测试模式和正常转换模式两个阶段，分别由两组时钟控制。在测试模式下，系统输入测试信号，用于建立放大器传输函数模型；在正常转换模式下，通过建立的传输函数模型来估计理想的输入码值，最后的输出通过将估计所得的理想码值与第一级输出码值拼接得到。

可将开环放大器传输函数模型构建为三次多项式的形式，如下式：

此处，有一点不同的是，式(1)中放大器的输出y为输入x 的函数。在此，因为需要通过输出码值估计输入值，为了简化运算，将输入x 表示为输出y 的函数。

3.2 算法工作原理

系统工作分为测试模式和正常转换模式两个阶段，传输函数模型建立过程在测试模式下完成。为了求解式(3)中三次多项式中的参数c1和c3，需要由测试信号提供三组已知点信息。当测试信号进入系统后，系统校正机制开始工作。多项式中参数通过矩阵运算求得。假设测试信号提供的三组已知点信息分别为(x0，y0)、(x1，y1)、(x2，y2)，将这三组数据分别代入式(3)，可得到如下方程组：

式(4)也可以表示为如下矩阵形式：

为了求得c1和c3的数值，需要通过矩阵运算对方程组进行求解，矩阵运算过程如下式：

通过式(6)中的矩阵运算，可以求得传输函数中一阶和三阶参数值，从而建立传输函数方程。在正常转换模式下，应用建立的传输函数方程，就可以通过多项式插值，由后台码值估计理想的输入码值，实现校正。

3.3 算法收敛与硬件开销

以上提出的校正方法属于确定性的校正算法，传输函数建立是在测试信号的辅助之下完成的，所以该算法收敛不依赖统计规律，收敛速度快。在测试模式下，系统输入测试信号，建立传输函数模型；在正常转换模式下，应用传输函数模型进行多项式插值来估计理想输入码值实现校正。其中传输函数模型建立、多项式插值等大部分流程都通过数字电路完成，而数字电路的速度远远高于模拟部分电路，所以校正过程能够在一个时钟周期之内完成。

校正过程中的硬件开销集中发生在建立传输函数模型时的矩阵运算以及估计理想输入码值时的多项式插值等步骤中。

4 仿真结果

为了对数字校正方法进行校正，设计一款12位、40MHz 的流水线型ADC。在Cadence 仿真环境下， 采用Spectra 数模混合仿真工具对校正系统进行仿真。采用0.18μm CMOS 工艺，电源电压为3.3V。图3 给出了系统动态仿真结果。选取输入信号的频率在奈奎斯特频率附近，信号频率为19MHz。由图可见，校正前系统SFDR 为60.4dB，计算得出对应的SNDR 为49.8dB；校正后SFDR 为86.7dB，计算得出对应的SNDR 为72.8dB。可见，经过校正，系统的线性度得到明显提高。

图3 校正前后动态特性仿真结果

仿真的数字校正部分通过Verilog 语言描述，在Cadence 仿真环境下进行逻辑综合、估计功耗，得到系统校正过程中数字部分的硬件开销、功耗及收敛时间信息，详细结果如下：

硬件开销：约为8400 个逻辑门；

功耗：约为22mW；

收敛时间：约为4096 次采样时间。

5 结 束 语

细线工艺下，晶体管本证增益与电源电压的降低，使得高性能放大器的设计越来越困难，采用数字提高技术来增强数模混合电路系统的性能已成为一种流行的设计趋势。为了降低流水线型ADC 系统功耗，采用开环放大器作为流水线型ADC 级间余量放大器，为了校正开环放大器引入的非线性误差，采用一种确定性的数字校正技术进行校正。为了建立传输函数模型，在测试周期，在输入端输入测试信号，通过矩阵运算计算传输函数参数，从而对非线性误差进行校正。仿真结果表明，该校正算法能有效地提高系统的线性度。测试信号的使用有效缩短了算法收敛时间，提高了校正精度。