左兆文

摘要：随着电力电子技术的发展，单DSP已经无法满足例如MMC拓扑结构的开关管控制。故DSP+FPGA的控制器结构成为了研究热点。本文主要介绍了DSP和FPGA的串行通信方法，DSP发挥其数字处理的优势计算开关管的占空比，而FPGA完成占空比移相的功能。其中，串行通信方法利用DSP的GPIOA作为I/O口发送数据。文中给出了串行通信软件实现的流程图，并对FPGA通信程序进行了仿真。通过仿真以及实验，验证了串行通信方法的可行性。

关键词：DSP;FPGA;串行通信

在电力电子领域中，一般情况下DSP都作为核心控制器，负责整个系统的正常运行[1]。但是DSP在要求高可靠性的电路驱动方面却不如将驱动算法以电路逻辑方式固化的现场可编程门阵列（FPGA）[2];同时DSP的输出功能引脚数量一定，在一个需求多路PWM驱动的系统中，DSP无法独立完成系统的控制[3]。而FPGA的I/O口数量众多，极大的扩展了PWM输出的数量。因此，利用DSP+FPGA作为核心控制器成为发展趋势[4]。

一、串行通信的软件设计

本文使用TI公司的TMS320F2812芯片，实现其与FPGA之间的串行通信。由于控制精度的要求，DSP每次发送的数据都为16位二进制数。在串行通信中，DSP每2us发送16位数中的一位数据送至FPGA，并等待18usFPGA读数据，即50us发送一个16位二进制数。

（一）硬件设计

TI公司的TMS320F2812DSP芯片晶振为30MHZ，最大倍頻150MHZ，且有56 个可编程通用输入/输出引脚，其中GPIOA和GPIOB可以设置为PWM输出引脚。由于DSP需要串行发送数据到FPGA，所需引脚数量较少，因此选择GPIOA6-15与FPGA的输入输出（I/O）引脚相连接。

（二）软件实现

核心控制板中，用于串行发送数据的是GPIOA。所以，串行发送的时基是使用2812EVA中的T1定时器，中断也为T1定时器中断。T1定时器设计为每2us产生一次中断，并访问中断子程序，开始发送数据。当第一个16位的数据发送结束以后，定时器继续计时，但并不发送数据，等待FPGA读取数据。由于EVA中的计数模式设置为递增模式。

在SPWM调试中，调制波为50HZ正弦波，设计PWM频率为20kHZ，因此在一个调制波周期需要发送400个16为数据每0.9°选取一个点，将正弦波数组定义为a[i]（i=1，2…，400），当下一个周期正弦波到来时，该数字又重新开始计数。即在20ms内发送400个数据送至FPGA，因此每一个数据发送周期为50us，而每个数据为16位，所以每一位数据发送时间为2us，等待时间为18us。同时，FPGA需要一个握手信号表示DSP开始发送数据。所以，选定GPIOA7为握手信号发送的I/O口，GPIOA8为数据发送口。GPIOA7在0～32us内为高电平表示DSP正在向FPGA发送数据，在32～50us内为低电平表示停止发送数据，同时FPGA开始读取数据。软件流程图见图1。

在FPGA收到DSP发送的数据信号和握手信号以后，FPGA开始工作。当控制信号高位时，FPGA晶振100分频产生一个时钟信号，目的是为了每2us读取一次DSP发送的调制波信号。在读取数据时，FPGA还进行了串行转并行的操作。当控制信号低位时，调制波信息保持不变，继续产生PWM信号。FPGA通过晶振的分频操作，产生了三角波，接收的调制波与三角波进行比较操作，最终产生PWM信号。

二、仿真及实验结果

为了验证上述理论的正确性，本文进行了FPGA的仿真实验和DSP+FPGA实际操作。核心控制板如图2所示。

本文首先验证了DSP在串行通信中软件程序的正确性。由于DSP发送调制波信息以及控制信号，所以DSP发送波形如图3所示。通道1显示的是调制波信息，从左至右为一个数据的低位到高位。通道2显示的是DSP发送至FPGA的控制信息，即握手信号。

图4中显示的是FPGA的仿真波形，CLKIN位FPGA的晶振频率，CLK0为FPGA的时钟信号，TZB为调制波，输出Y为PWM波形。

三、结论

本文主要介绍了DSP+FPGA的串行通信方法，并利用PWM调试验证了通信算法的可行性。串行通信采用GPIO引脚实现。大多的电力电子系统要求的开关的频率为20kHZ以内，且需要多路调制波信号发送至FPGA。因此结合工程实际，为了节省通信引脚，系统控制策略选择串行发送。最后经过仿真和实验的验证，证明了串行通信方法的正确性。

参考文献：

[1]2016世界能源发展报告[R].北京：社会科学文献出版社，2016.7-10

[2]魏一鸣.中国能源报告[M].科学出版社，2014：2-8

[3]曾正，赵荣祥，汤胜清等.可再生能源分散接入用先进并网逆变器研究综述[J].中国电机工程学报，2013 （24）：1-12.

[4]聂华，刘开华，孙春光等.DSP和FPGA之间串口通信研究[J].电子测量技术，2006，29 （6）：112-114.