陈冠源

摘要：随着半导体技术的进步，传统的半导体存储技术难以满足人们不断增长的信息存储需求。研究性能更加先进的非挥发性半导体存储器成为现阶段存储器行业的研究热点。在此背景下，本文针对新型非挥发性存储器的制备及机理以及存储器芯片设计进行探究，以供参考。

关键词：非挥发性 存储器 半导体

随着集成电路的密度、性能的不断提升，半导体存储器性能要求不断提升，超大容量、超高密度，超低功耗的半导体存储器成为存储器技术发展的重要方向。在此背景下，本文针对我国非挥发性半导体存储器技术进行探究，重点研究相关的芯片电路设计技术，针对存储器阵列、系统架构、各模块设计进行探讨。

1 非挥发性半导体存储器概述

非挥发性半导体存储器是相对挥发性存储器而言的一种半导体存储器，是指在断电后依然可以长时间保存信息的存储器。例如，人们常用的Flash存储器就属于非挥发性存储器，然而现阶段半导体存储器行业的研究热点集中于铁电存储器、相变存储器、磁存储器、电阻式存储器这四种非挥发性半导体存储器上。

2 非挥发性半导体存储器阵列及系统架构

2.1 非挥发性半导体存储器阵列结构

非挥发性存储器数据通路宽度通常为8位，可以将其分成8个大小均为4M的阵列块，每一块在编程、读数据时都只能进行位操作。为提高译码电路密度，需要将阵列块进一步分成2kx8x4x64，2k为字线的数量，位线部分有漏端、源端两种位线，其中源端的位线数量为三十二条，漏端的位线数量三十三条。该模块作为电路级最小的模块需译码电路，灵敏放大器、电源管理等模块作为配套模块才能正常运行可见非挥发性半导体存储器阵列系统模块主要包括灵敏放大器、译码器、电源管理、ATD、数据通路等功能模块。

2.2 非挥发性半导体存储器读写时序

需先选中需读写的单元，但读比写复杂。在读操作时先要监测存储器地址信号，然后发送信号控制灵敏放大器对位线预充电，在此基础上完成比较读操作，但在新型的非挥发性半导体存储器中写操作只需要选择单元，提供相应的电位就可以实现。

3 非挥发性半导体存储器电路模块

3.1 译码器电路模块

存储芯片中的关键模块译码器电路模块的设计，不同存储器的阵列结构和存储单元的特性对译码器的要求不同。存储阵列总共包括2048条字线，因而需II位地址线。在进行相应操作时，要确保能够对全部的存储单元寻址，因此，译码器必须能够实现完全译码。一般来说，译码器电路模块方案由以下两种。第～种，依据输入的与门实现操作。第二种，采用分级译码的思想。对于超高密度、译码器空间有限的非挥发性半导体存储器存储单元来说，应该选用第二种译码器模块方案。位线译码器的地址线区的命名方式和子线的命名方式不一样，但同样需经分级译码对地址信号进行编码解译，以便选中存储单元的源端、漏端。

3.2 灵敏放大器电路模块

灵敏放大电路模块的设计需要综合考虑多种因素，包括怎么提升数据读取速度，怎么降低功耗，怎么提高抗电源干扰的能力，怎么缩小减少灵敏放大器体积怎么提高低电压状态下灵敏放大器的性能。必须权衡这些问题，找到平衡点才能使灵敏放大器获得最佳性能。应该根据具体的存储器性能要求、工艺特性选用合适的灵敏放大器结构。如常用双支路负载灵敏放大器结构，精简了源端位线译码选择管的等效晶体管。

3.3 地址跳变探测器ATD电路设计

对于同步时序电路，芯片信号由时钟信号触发，所有信号同步。但存储器是异步电路，需要一个信号来触发所有信号并同步读数据。虽然读操作与外部时钟无关，但同样在读路径的内部需要伪时钟检测地址信号、芯片信号、字线、位线译码信号等来逐步的触发整个读过程。地址跳变探测器ATD可满足上述要求，ATD電路的基本结构为输入信号IN保持不变作为异或门输入，另一路经过延时单元与另一路进行异或后得到一个脉冲信号OUT，将OUT信号进行或非之后对每个输入进行探测。输出方向器可调整以满足驱动能力。OUT脉冲信号的脉冲宽度由DELAY单元延时值确定。

3.4 控制逻辑电路

存储器芯片控制逻辑电路模块的主要作用是输出控制信号，以实现控制非挥发性半导体存储器数据的传输方向、切换存储器的工作模式等操作。虽然芯片的控制逻辑电路功能区别于复杂程度更高的CPU控制逻辑电路，但二者的设计思路是相同的，均可根据ASIC流程设计模块。对于控制信号不多的非挥发性半导体存储器芯片控制逻辑电路，由于其逻辑简单，可以按照功能将其分成多个模块，如编程控制、模式选择等模块。其中后者输出存储器在个各种工作模式下的控制信号，前者输出译码器的控制信号。

3.5 电源管理模块

电源管理模块主要作用是为非挥发性存储器芯片提供电压，能够保证非挥发性存储器在读取数据时提供足够的电压。芯片的电压由外部提供，因此芯片没必要设计电压生成电路，这大大简化了模块设计，提高存储器芯片的稳定性。VDD、VREG输入信号为外部提供的电源，输出信号接到电平转换电路电源完成电平切换。为保证读写切换过程中的电压，控制信号必须满足时序要求，当读信号变为写信号时，ENAVCCn信号从低电平变为高电平，之后ENAVREGn信号转换成有效信号。当编程结束后读写信号由写变为读时，读信号变为低有效信号，ENAVREGn信号应该先转为无效，ENAVCCn信号再转为有效信号避免当转换至读取状态时，电源提供的电压不符合要求，给低阈值管电路造成损害甚至产生错误逻辑为满足上述的时序要求，可以考虑以下两种方法。第一种方法，借助外部专用的时序电路满足时序要求，第二种方法，利用系统内置的时序电路满足时序要求。第一种方法需要配备专门的管脚，缓冲器等相关电路，对于走线来说难度更大。而对于采用异步电路的存储器来说，为了保证电源管理模块的正常运行，确保系统的稳定性，应选用第二种方案，在电源管理模块中内置产生控制信号的电路，产生ENAVCCn和ENAVREGn两个控制信号之间的延时差，延时值可调整。使两个信号之间相差延时值为80ns左右，这就能很好的满足要求，避免读写切换造成的错误状态。

4 结束语

综上所述，存储单元的电学特性和工艺特点是设计存储器的重要依据。本次探究的非挥发性半导体存储器芯片依据其电压结构特性，采取优化系统架构措施，优化电路设计，提升存储器读写速度，降低存储器的功耗。具体电路模块设计包括：译码器电路设计、灵敏放大电路设计、地址跳变探测器ATD电路设计、控制逻辑电路设计、电源管理模块设计，本文所探究的存储器读取性能满足使用要求。

参考文献

[1]刘宁，非易失性纳米晶存储技术研究[D].安徽大学，2010.

[2]杨华烽.纳米硅非挥发性存储器的工艺处理和存储特性研究[D].南京大学，2012.

[3]陈心满赵灵智，牛巧利等，基于阻变效应非挥发性存储器的研究概述[J].材料导报，2012，26（15）：19_26.

[4]新型非挥发性存储器的制作及机理研究[D].西安电子科技大学，2014.