朱 瑞

（成都师范学院，成都 611130）

集成电路具有超强的信息处理功能，属于电子科技领域的重要研究成果，正不断发挥其作用，而集成电路能耗也随之提高。由于现有技术并不成熟，在进行集成电路的设计时，技术人员只能在低耗能与高功能之间做出选择，这对充分发挥集成电路能力造成了一定的制约。为有效解决此问题，应探究集成电路超低功耗技术，提出适当方法。

1 超低功耗集成电路概念

1.1 超低功耗集成电路技术重要性

自21 世纪，电子信息行业发展十分突出，种类与功能越来越多，如电视、DVD 计算机等，而这些高新产品的研发则不能离开集成电路的支撑，产品的存储空间、尺寸、荷载等与集成电路性能息息相关。因此，若要进一步发展高新产品，就需要控制器件外部尺寸，缩短栅长，从微米计量转变成纳米计量，此种质的飞越才能实现企业的创新发展，为人们提供更加丰富的产品，推动科技发展的步伐。在新形势下，对于集成电路的研究逐渐向超低功耗发展，可以让电池容量不变的同时增加使用时间，不会对功能的正常运行造成影响[1]。

1.2 超低功耗集成电路技术概念

集成电路是可以在电子设备中使用的微型电子零件，具有连接系统中电容、晶体管、电阻并将其在一块介质模块上固定的作用，让电路系统电路板零件成为一个整体，降低电子元件的体积同时减少能量消耗，间接将整体电子元件智能化运行提高。通常在电路板中使用集成电路，主要是其具有体积小、耗能低，最大程度提升性能、成本低廉、可大规模生产的优点。而功耗则是电子设备在运行中出现输入与输入功率的差值，即电子设备运行中损耗的功率。集成电路出现的功耗原因众多，如线路设置、基底技术、电压、内外环境等，都会对系统功率消耗造成影响，常见功耗为电路元件与负载器件，相互之间产生阻抗功耗，还有工作中电流与电压乘积包含偏置电流与漏电流，最大消耗则是内外电容充放电过程给予状态转移过程，散热导致的电能消耗。由于电子元件排列密集，功耗降低则成为急需解决的难题。超低功耗是指集成电路在上述基础上将系统耗能降到最低，需要从电路材质、硬件设计、元件排列等合理选取[2]。

2 超低功耗集成电路技术设计

2.1 应用技术

2.1.1 材料

电子器件载流子迁移率与开态电流成正相关，使用具有高迁移率的材料可以有效将电子器件开态电流提升，其对于实现超低能耗的集成电路具有重要作用。提高开态电流表明可以应用阀值更高的电压，得到同等驱动电流；另外更高电压也能将关态漏电情况降低，显著减少电路静态消耗。集成电路可通过降低工作电压实现能耗的降低。高迁移率材料属于沟道材料，目前采用锗作为沟道PMOSFET材料，沟道NMOSFET 材料为化合物半导体材料，具有高电子迁移率。

2.1.2 技术

动态功耗优化，通过对功耗分析可以了解动态功耗与时钟频率呈正比，时钟频率的降低则可以将动态功耗降低，以任务动态需求对时钟频率调整的方法较为常见，并不会将本身计算消耗量降低，只会将单位时间中功耗减少。而时钟屏蔽技术则可以执行任务时阶段性屏蔽时钟信号，对时钟通路进行控制，决定数据是否输入寄存器，高频时钟导致模块消耗更多功率，可通过单元分析关闭、开启频率，相似开启模式单元由同一门控制。还可以利用缩小器件MOSFETq 特征尺寸与降低栅氧化层物力厚度增加栅电流值，增加了泄电流量，可以利用高K/金属栅技术解决此种问题，降低电子器件时，将器件EOT 减少，从而避免电子器件发生短沟道效应，有效进行沟道控制[3]。如果栅氧化层厚度低于3.0mm，则更加凸显隧穿效应，提升栅电流的增加幅度。使用高K 材料制作栅介质，不仅能够降低EOT的时候保证栅介质处于最大厚度值，还能避免隧穿电流的出现。

2.1.3 器件

泄漏电流主要取决于亚阈值斜率，常温情况下器件MOS 亚阈值斜率60Mv/dec 为极限值，纳米尺度电子器件出现泄漏消耗功率的问题正是由于极限值小。通过研究器件超低亚阈值斜率集中于隧穿效应悬栅器件MOSFET 与晶体管，两者均为量子力学隧穿与静电力学技术导通器件，可以将亚阈值斜率极限突破，降低静态功耗电子器件，并且还能使用超低工作电压，对于集成电路超低功耗的研究具有重要作用；另外，还可以使用阈值电压调整基数减小漏电流情况，将电压CMOS 管开启，利用离子注入法改变开启电压，在单元空闲时将供电电压关闭，为每个电路门提供休眠晶体管，不过此种方法尽管可以实现低功耗漏电流管理，但其具有降低电路性能的缺陷。

2.2 超低功耗集成电路优化措施

2.2.1 选取合适材料

集成电路功耗的降低已经成为集成电路发展的重点，影响着集成电路功能的充分发挥。所以，想要将集成电路功耗降低，首先就是对电路材料的选择，其对集成电路的功耗控制具有重要作用。工作人员选择电路材料的过程中，需要遵循以下几点：一是对不同电路材料的功耗进行测试，总结材料功耗数据；二是多种材料中选择最低功耗材料，并将其应用到集成电路之中试运行，以此评估电路材料应用的运行效果，以实际效果为依据调整优化方案，从而实现超低功耗的集成电路设计。

2.2.2 电源硬件设计

集成电路功耗与电源控制也是重点之一，运行集成电路时，若是电路系统电压过高，达到一定限值则会增加电路的功耗，实际应用中集成电路工作电压经常处于较低值状态，以此保证能源消耗较小。如集成电路芯片核定电压为0.85V，若是运行中电压比核定电压高，则系统电路必定会增加能耗，所以超低功耗集成电路设计中也可以选择控制输入集成电路的电压减少能耗，可以利用动态电源供电或额定电压的方式[4]。在不同层次离散频率上可以实现动态电压调节，程序则依据负载需求调节电压值。目前主要有两种调节电压的方式：一是FLAT、AVGN、PEAK、PAST 基于间隔算法；二是以任务为算法，DVS 任务算法，可以以截止时间与计算速度不同区域的关系，实现程序若干领域的分类运行，各自优化目标电压[5]。

2.2.3 内部元件排序

集成电路属于整体电路的一部分，利用正确的排列组合方式能减少元件运行的消耗，从而实现超低耗集成电路的设计。

2.2.4 优化能耗控制

系统程序设计为集成电路中能耗消耗的一方面，所以设计过程中，需要进行科学的系统软件管理，对于集成电路硬件设计的特点及需求把控良好，要其在系统运行停止后，电路也应当进入到休眠状态中，控制电能的消耗。所以，设计集成电路系统应当遵循“运行不关闭，闲时自休眠”的理念。对于元件的控制可以以外部电源开关为基础，有效达到控制目的，即使用外部电源控制元件的停止运行；另外，大量设备集成电路可以将硬件用软件替代，减小功耗。

3 超低功耗集成电路的未来发展趋势

中国电子设备随着科技的进步不断发展，设计人员在将集成电路综合能力、功耗降低方面面临较大的挑战。所以，今后的发展过程中将会逐渐应用纳米技术，保证整体电路结构稳定性的同时达到内外兼顾、超低功耗运行。超低功耗集成电路主要以摩尔定律为基础，融入各种先进技术理念。之后的研究中设计人员还会面临不同的转折点与问题，而超低功耗集成电路的研发由于其较好的性能特点会在众多相关领域中应用，如电子信息产业等，利用此技术可以使电子设备综合性能提高，促进中国电子信息的发展。

4 结束语

总之，超低功耗集成电路已经成为微电子技术进一步发展所面临的重要难点，相关企业在此情况下也加大了研究力度，迫切实现微电子产业飞跃的进步，创新集成电路技术，希望掌握更高质量的生产技术与设计方案。因此，需要相关人员从材料选择、元件排序、硬件设计、优化控制等方面不断进行研究，从而推动超低功耗集成电路的进一步发展。