， ，

(中国电子科技集团公司第三十八研究所， 安徽合肥 230088)

0 引言

随着半导体工艺的快速发展，以及“摩尔定律”所预言的晶体管增长趋势，芯片规模、设计复杂度都在持续不断迅速增大，片上系统(System on Chip, SoC)已成为主流的设计技术。为了缩短IC开发周期，目前的主流设计方法是采用软件与硬件同时开发的手段，在实体硬件还没有就位之前，软件开发调试一般在系统仿真平台上进行。在项目早期构建功能完备并支持源代码级调试的全芯片仿真平台能够大幅提升目标软件的开发效率，对整个项目的顺利完成以及芯片产品的迅速推广具有重要意义。

使用完全基于Verilog HDL硬件描述语言的数字前端仿真平台[1-4]可以保证系统的周期精确性与功能完整性，但存在仿真速度慢且无法实现源代码级调试的缺点。只能通过指令级或者汇编级的调试发现问题再反向追溯到高级语言的源代码，不仅调试难度大而且效率低下。

使用基于C/C++的纯软件仿真方法[5-8]建立的目标机模型可以支持源代码级调试且具有描述能力强、抽象层次丰富、仿真速度快等诸多优势，但是在一个较大规模的全芯片系统中想要同时获取所有子模块对应的软件模型难度较大，在实际操作中几乎很难满足。另一方面，由于到目前为止，工业界IC设计还是广泛采用基于硬件描述语言Verilog HDL，因此基于Verilog HDL的前端数字仿真IP库相当丰富。如果能够有效地结合两类不同的模型建立可源码级调试的系统级仿真平台，则对于早期开展目标机相关的操作系统程序及硬件驱动程序都具有重要意义。……