王兴宏，谢长生，张艳飞

（1.中国电子科技集团公司第五十八研究所，江苏无锡 214072；2.无锡中微亿芯有限公司，江苏无锡 214072）

1 引言

随着无线通信设备、无线智能终端的普及和高速互联网络的发展，包括频率合成器和时钟恢复电路在内的通信电路设计技术都取得了长足的进步，特别是基于大规模FPGA和低成本CMOS工艺的集成电路设计已经成为业界主流。相频检测器作为频率合成的重要组成部分，其鉴相技术在大量电子器件和集成电路中得以使用，检相器中反馈延时的设计是鉴相技术的关键所在。但由于设计采用的工艺等的不同，如何设计高精度反馈延时对检相器设计来说至关重要。本文主要研究延时对相频检测器[1]的影响，从而说明相频检测器中延时的重要性。

2 相频检测器的结构及原理

检相器可分为两大类：乘法器类检相器和时序检相器。前者是将输入信号与本地振荡器信号相乘，并把乘积的平均值作为其有用的DC输出；而后者则取决于输入信号的翻转与振荡信号的翻转之间的时间间隔产生有用误差来输出电压。最重要的时序PD是相频检测器(PFD)[2]，这种PFD通常是以边沿工作的，所以信号的翻转次数不可减少也不可增多，这就引入了PFD检测的风险，为了有效检测信号的翻转，在设计相频检测器的过程中，会通过加入延时来降低风险。一个基本的PFD如图1所示[3]，它由两个RS触发器、一些门电路和一个接在反馈回路中的延时（图中所示为Delay）组成，输入信号(CLKREF)的翻转和反馈信号(CLKFB)的翻转被加到两个触发器的S端，其中PFD的输出端分别为UP和DN信号。……