1 引言

对于并发双频段信号的通过功放时产生的非线性失真，目前已经有相当多的研究，如2D-MP模型、2D-DDR模型等。但是，这些模型均需要两组查找表，每个频段的信号需要一个独立的预失真器，每个预失真器需要两个频段的信号作为输入，系数的计算非常复杂，很难大规模推广应用。

为了降低并发双频预失真器的成本，本文提出了通过重构信号，两个频段信号共用一个预失真器的DPD方案，本方案可以降低系数计算时的复杂度。接下来，本文将通过实验平台验证其有效性。

2 并发双频数字预失真

DDR模型如下所示：

其中，K是非线性项的阶数，L是记忆深度，akl是非线性阶数为k、记忆深度为l时对应的DDR模型系数。

在并发双频模式下，频率间隔Δω0=2ω0的功放双频输入信号x(n)可以表示为：

其中，x1(n)是低频段信号的复包络，x2(n)高频段信号的复包络，T是信号的釆样间隔。

将公式（2）代入公式（1），舍掉±ω0以外的分量，并将同一频点的分量合并，就能得到低频段（-ω0）和高频段（ω0）的输出信号表达式，也就是2D-DDR模型。其中，低频段的输出信号表达式为：

总输出DPD后信号z(n)可以表达为：

整个并发双频数字预失真系统框架如图1所示。

3 双频共用查找表并发双频预失真系统

2D-DDR模型的并发双频段预失真体统的系数计算及查找表系统异常复杂，实现成本非常高，而并发双频信号无法使用普通的DDR预失真模型，是因为ω0通常比较大，现有的ADC无法支持如此宽信号的采样。

故而考虑在信号处理的过程中重构并发双频输入信号x’(n)：

其中，ω远小于ω0，2ω在ADC采样速率范围内。

将重构信号x’(n)看作一个整体，就可以使用公式（1）普通DDR模型进行预失真，然后对重构预失真输出信号z’(n)进行滤波就可以得到z1(n)和z2(n)。本文提出的并发双频DPD系统框架如图2所示。

从图2可以看出，新系统只需要一套查找表，而且DPD系数计算过程将会大幅简化。

这个方案需要考虑的是，重构的间距更小的双频信号能多大程度上代表原来的双频信号，使用重构信号计算预失真系数会带来多大的系统误差。考虑到预失真的原理，只要两个信号频点的高阶互调不落在带内，DPD与信号所处的频点是无关的。所以，只需要保证两个信号频点自身的非线性交调不会在信号重构时重叠就可以了，一般认为信号的7阶及以上的交调非常小，可以忽略；而且，可以通过带限滤波器使得采数不包含7阶及以上部分。

仿真数据也证明了这一点，输入信号是2.1和2.6GHz的两个10MHz LTE信号，采数ADC带有50MHz带限滤波器，采数ADC的采样速率是184.32MHz。仿真数据如表1所示。

图1 并发双频DPD系统

图2 本文提出的并发双频DPD系统

表1 重构信号间距2ω对拟合误差的影响

从仿真数据可以发现，当重构信号间距2ω大于40MHz，也就是4倍载波带宽时，使用重构信号进行DPD的拟合误差将会降低到一个可以接受的范围内。

4 试验验证

为了验证本文提出的DPD系统的线性化性能，搭建了并发双频DPD验证平台，由数字基带信号板分别发出两路峰均比8dBc、带宽10 MHz的零中频LTE信号，两个基带信号的采样速率均是92.16Mbit/s。两路零中频基带信号通过上变频变成本振是2100和2600 MHz的两路LTE-TDD信号，两路信号通过合路器合路后进入工作频段是1.9～2.6G的GaN功放。反馈信号经过下变频后通过采样速率是184.32Mbit/s的ADC再送给DSP进行预失真运算。两个频段的ADC之间使用同一时钟同步。

对比试验中采样的2D-DDR模型是基于参考文献[2]的。预失真器中的2D-DDR、DDR模型参数设置均为：一般项阶数Kq=K=5，一般项记忆深度Lq=L=3，交叉项阶数Kp=Kr=Ks=3，交叉项记忆深度Lp=Lr=Ls=2，本文DPD方案的信号重构间隔为50MHz。

表2列出了使用不同功放模型预失真后的线性化性能。可以看出，新方案对于DPD性能影响非常小，属于可以接受的范围。而且本文方案DPD系数计算得到了简化，DPD速度远远快于2D-DDR方案，消耗的查找表资源只有2D-DDR方案的一半，所需的只是在信号处理时增加信号重构运算。

表2 DPD线性化性能比较

5 结束语

本文提出了一种基于DDR模型的并发双频DPD方案，并将之实现。相对于现有的并发双频DPD方案，本方案通过重构输入信号，使得两个频段共用一个预失真器，可以节省一半以上的查找表资源，且大幅简化系数计算。试验结果表明，使用新方案对于DPD性能的影响非常小，相对于节省资源的巨大收益，微小的性能下降属于可以接受的范围。

参考文献

[1]Zhu Anding, Pedro C. Jos6, Brazil J. Thomas. Dynamic deviation reduction- based Volterra behavioral modeling of RF power amplifiers[J]. IEEE Transactions on Microwave Theory and Techniques, 2006, 54 (12), 4323-4332.

[2]张远见,胡应添.一种并发双频段数字预失真技术研究[J].移动通信,2017,41(13):61-65.

[3]Hui M, Liu T J, Ye Y, et al. Synchronization study ofdigital predistortion for concurrent dual- band RF poweramplifiers[J].Journal of Microwaves, 2012, 28( 5) : 69-72.

[4]R. Negra, A. Sadeve, S. Bensmida, and F. M. Ghannouchi.Concurrent dual-band class-F load coupling network for applications at 1.7 and .14 GHz[M]. IEEE Trans. Circuits Syst. II,Exp. Briefs, vol. 55, no. 3,pp. 259-263, Mar. 2008.

[5]A. Zhu, P. J. Draxler, C. Hsia, T. J. Brazil, D. F. Kimball,and P. M.Asbeck. Digital predistortion for envelope- tracking power amplifiers using decomposed piecewise Volterra series[M]. IEEE Trans. Microw.Theory Tech, vol. 56, no.10, pp.2237-2247, Oct. 2008.

[6]Ding L, Yang Z, Gandhi H. Concurrent dual- band digital predistortion[A]. IEEE MTT- S International Microwave Symposium Digest[C]. Canada, 2012. 1-3.

[7]D. R. Morgan, Z. Ma, J. Kim, M. G. Zierdt, and J. Pastalan.A generalized memory polynomial model for digital predistortion of RF power amplifiers[M]. IEEE Trans. Signal Processing, vol. 54, no.10, pp.3852-3860, Oct. 2006.