孙洁朋，魏建民，闫 华，丛红艳

（中国电子科技集团公司第五十八研究所，江苏无锡214072）

一种FPGA芯片中DSP模块的内建自测试方法

孙洁朋，魏建民，闫 华，丛红艳

（中国电子科技集团公司第五十八研究所，江苏无锡214072）

提出了一种针对Xilinx Virtex-4/5系列FPGA芯片中嵌入式数字信号处理器（DSP）的内置自检测试（BIST）和故障诊断方法。该方法可以对DSP电路中乘法器和加法器进行有效的测试，缩短测试时间，减少工作量。同时通过更改DSP的配置信息来实现全芯片DSP的功能测试，提高了DSP模块的测试故障覆盖率。

内置自检测；乘法器测试；加法器测试；DSP；FPGA；Virtex-4

1 引言

目前为止已经开发了用于现场可编程门阵列（FPGA）中一些可配置逻辑块（CLB）、存储模块（BRAM）、时钟模块（CMT）等资源的测试及故障率诊断方法，但是，对于嵌入式数字信号处理器（DSP）内核的测试，除了基本的性能和功能测试，对于故障覆盖率方面的测试所做的工作还很少。Virtex-4和Virtex-5芯片中都嵌入了DSP内核、DSP主要乘法器、加法器和一些逻辑单元，用于执行复杂的数字信号处理运算。由于电路的复杂性，想要使故障覆盖率达到99%比较困难，尤其是乘数器和加法器的测试，因此我们的目标是开发一个Xilinx FPGA系列芯片中DSP内核的BIST方法，用于DSP的故障诊断。这也是本文重点研究的内容。

在本文中，我们以Virtex-4系列FPGA芯片为例，提出了一种用于DSP的BIST方法，提高DSP模块的测试故障覆盖率。

2 Virtex-4架构概述

Virtex-4 FPGA的基本架构如图1所示。

由图1可知，芯片由可编程的CLB列、输入/输出块（IOB）、存储块BRAM和数字信号处理模块DSP构成[1]。不同Virtex-4 FPGA系列（LX、SX或FX）的CLB、IOB、BRAM和DSP的行数和列数不同。……