基于AHB总线的快速并行CRC算法设计与实现
2017-07-20史兴强刘梦影
电子与封装 2017年7期
关键词:信息
史兴强,刘梦影
(中科芯集成电路股份有限公司,江苏无锡214072)
基于AHB总线的快速并行CRC算法设计与实现
史兴强,刘梦影
(中科芯集成电路股份有限公司,江苏无锡214072)
循环冗余校验(CRC,Cyclic Redundancy Check)以其简单的算法、强大的检错能力和抗干扰能力,广泛应用于通信领域,以提高数据传输的可靠性。为满足高频率的数据传输要求,基于CRC基本原理,介绍了一种快速并行CRC算法,然后采用该算法基于高级高性能(AHB,Advanced High Performance Bus)总线,运用硬件描述语言Verilog HDL设计并实现了CRC计算模块。仿真结果表明,该算法能够在确保数据可靠性的同时提高CRC的计算速度。
CRC;快速;并行;AHB总线
1 引言
在数据通信过程中,由于通信传输特性不理想,且存在噪声和信道之间串扰等其他因素的干扰,因此接收端的信息可能发生错误决断[1]。为降低通信误码率,提高数据通信有效性,采用信道编码进行检错和纠错是必要的。
目前,常用的差错校验方法包括奇偶校验法、bcc异或校验法、md5校验法以及CRC法等[2]。奇偶校验法根据数据中“1”的个数为奇数或为偶数进行校验,该方法能够检测出信息传输过程中的部分误码,虽不能够纠错,但由于其实现简单,因而得到广泛使用;bcc异或校验法则通过将数据与指定初始值进行异或运算进而生成校验结果,该方法适用于大多数要求不高的数据通讯;md5校验法则对接收数据执行散列运算以检查数据的正确性,该方法是一种不可逆算法,通常用于检验文件的完整性和正确性;CRC是由分组线性码的分支而来[3],其编码简单易实现,具有强大的检错能力和优异的抗干扰性能,是一种高效可靠的差错校验法。……
登录APP查看全文
