罗宁，张有涛，李晓鹏，张敏

（南京电子器件研究所，南京211111）

基于InP HBT的5 GS/s采样保持电路设计

罗宁，张有涛，李晓鹏，张敏

（南京电子器件研究所，南京211111）

基于0.7 μm、ft=280 GHz的InP HBT工艺设计了一种双开关宽带超高速采样保持电路。芯片面积1.5 mm×1.8 mm，总功耗小于2.1 W。仿真结果表明，电路可以在5 GS/s采样速率下正常工作。当采样速率分别为5 GS/s和1 GS/s时，在输入信号功率为4 dBm的情况下，采样带宽分别为16 GHz和20 GHz；在输入信号功率为4 dBm且其频率小于5 GHz的情况下，电路的SFDR分别不低于43 dBc和50 dBc。

采样保持电路；超高速；宽带；磷化铟；异质结双极晶体管

1 引言

模数转换器（ADC）是模拟信号到数字信号的桥梁，被广泛应用于现代先进的电子系统。在无线通信技术飞速发展的今天，ADC不断向超高速方向发展，成为影响电子系统性能优劣的关键因素[1]。采样保持电路（THA）是ADC中最关键的部分，使模拟信号在转换为数字编码输出时保持不变，可以降低由于转换时钟沿偏离理想位置所引起的误差[2]。THA的速率和精度决定了整个ADC的速率和分辨率[3]。本文介绍了采样保持电路的整体结构、双开关THA的电路设计、输入输出缓冲电路的设计方法和时钟模式选择器CMS的工作原理。

2 电路设计

2.1 采样保持电路整体结构

本文设计的采样保持电路框图如图1所示。电路包括输入缓冲器、输出缓冲器、2个采样保持电路核THA1和THA2、2个时钟缓冲器CK1和CK2和1个时钟模式选择器CMS。其中THA1和THA2是主从式结构，分别由CK1和CK2控制。而CK1和CK2的时钟输入信号由时钟模式选择器（CMS）控制。电路的全差分主从式结构方便性能指标的分别优化，主模块(Master block)主要负责优化线性度、带宽，减少抖动，从模块(Slave block)负责提高隔离度。……