尤 帅，艾国润，刘俐宏，杨赟秀，袁 菲，甄少伟*，贺雅娟，罗 萍

（1.电子科技大学电子薄膜与集成器件国家实验室，成都610054；2.西南技术物理研究所，成都610041）

一种带有亚稳态消除电路的TDC设计方案*

尤 帅1，艾国润1，刘俐宏1，杨赟秀2，袁 菲2，甄少伟1*，贺雅娟1，罗 萍1

（1.电子科技大学电子薄膜与集成器件国家实验室，成都610054；2.西南技术物理研究所，成都610041）

时间间隔测量技术在原子物理、激光测距、定位定时等方面有着重要的应用，因此，高精度的时间数字转换电路TDC（Time-to-Digital Converter）在科学研究和工程实践中扮演着重要的角色；本次提出的TDC设计方案功耗为400μW，工作在512 MHz，实现了250 ps的测量精度和1μs的测量范围，但是TDC在进行时间间隔测量量化时往往受到亚稳态制约。通过加入相位判断逻辑，TDC的积分非线性降低到0.25 LSB，而差分非线性降低到了0.5 LSB，可以完全消除TDC量化时间间隔时遇到的亚稳态问题。

科学研究和工程实践；亚稳态消除；相位判断逻辑；时间间隔测量；时间数字转换电路

时间间隔测量技术在原子物理、激光测距、定位定时等领域有着广泛的应用。此外，在工业控制以及视觉识别等领域中，时间间隔测量作为一种重要的鉴别和探测手段，对精度的要求非常严格，甚至达到了皮秒量级。因此，高精度的TDC电路有着重要的作用。

2008年，Minjae Lee［2］，Asad A Abidi在90 nm COMS工艺下，采用基于时间放大器的双步测量法设计的TDC具有9 bit输出和1.25 ps的精度；2010年，Nan Xing，Jong-Kwan Woo，Woo-Yeol Shin，Hyunjoong Lee，Suhwan Kim在0.18μm CMOS工艺下，采用循环游标延迟线法的TDC具有14.6 ps的精度和50 ns的动态范围［3］。

而我国TDC的研究主要是基于FPGA来实现的。2006年，中国科技大学快电子学实验室使用基于FPGA进位链法［4］实现了50 ps精度的TDC电路［5］，2011年，该实验室在Virtex-4 FPGA上实现了9通道、时间精度达到9 ps的TDC［6］。……