杨　铮，韩俊刚，李卯良，刘　欢

（1.西安邮电大学 计算机学院，陕西 西安710121；2.西安邮电大学 电子工程学院，陕西 西安710121）

基于SystemVerilog语言的像素cache验证平台的实现*

杨铮1，韩俊刚1，李卯良2，刘欢1

（1.西安邮电大学 计算机学院，陕西 西安710121；2.西安邮电大学 电子工程学院，陕西 西安710121）

以SystemVerilog为基础，对自主研发的GPU“萤火虫2号”中像素cache部分搭建可重用的验证平台。该平台可以自动完成整个验证过程，并将验证结果打印到Linux终端和文件当中，方便程序员检查验证结果。实验结果表明，该验证平台对像素cache的功能验证覆盖率可以达到 100%，并且具有良好的可重用性，能够全面、正确地完成RTL级功能验证，有效地提高了验证的效率和质量。

像素cache；验证平台；SystemVerilog；可重用性

0　引言

集成电路发展日新月异，已经由小规模集成电路阶段发展到了超大规模集成电路阶段，工艺水平也从130 nm到22 nm甚至到14 nm。三星集团最近宣布，将于今年年底实现超越14 nm，达到10 nm的制造工艺。这些进步会使芯片的处理能力更强，体积更小，功耗更低。但伴随着这些进步同时，也会使芯片的验证难度不断增大，验证的工作量也会更多。如今，验证的工作量已经占到了整个SOC研发的70%[1]，因此提高验证的效率已经迫在眉睫。

传统的 Verilog验证方法是定向的，需要程序员设计大量的测试激励，然后对波形进行观察检测，这样的方法验证效率低、可重用性差，为此工业界推出了具有面向对象特性、支持约束随机与断言等功能的标准化硬件描述与验证语言SystemVerilog[2-3]。本文基于该语言实现了一种芯片系统功能验证平台，有效地完成了对芯片的RTL级功能验证，突破了传统的验证方法，有效地解决了传统验证方法对芯片验证的充分性不足和效率低下的问题[4]。……