范晓东，王　宇，陈　伟

(安徽四创电子股份有限公司，安徽　合肥　230031)



用现场可编程门阵列设计IRIG-B码信号产生器

范晓东，王宇，陈伟

(安徽四创电子股份有限公司，安徽合肥230031)

针对电力系统传统IRIG-B码编码设备体积大、结构复杂等问题，提出一种基于FPGA的IRIG-B码信号产生器的设计方法：首先阐述方法的设计思想；然后重点描述其FPGA硬件电路设计与NiosII软件编程过程。试验结果表明，通过该方法设计IRIG-B码信号产生器可有效缩小设备体积、增强系统稳定性。该设计已应用到了工信部电子信息产业发展基金资助项目BDS/GPS双模电力时间同步装置上，设备运行稳定、授时准确，达到了预期要求。

IRIG-B；FPGA；NiosII；BDS/GPS卫星模块；授时

0　引言

IRIG串行时间码由美国靶场时间仪器组(inter range instrumentation group，IRIG)[1]提出，用于设备及系统的时间同步，该码共有IRIG-A、B、D、E、G、H 6种格式。本文针对电力系统测控与保护等设备普遍采用的时间同步码IRIG-B码(简称B码)进行研究。电力系统厂站、变电站的时间同步系统的IRIG-B编码器大都采用单片机/精简指令集微处理器(advanced RISC machine，ARM)+复杂可编程逻辑器件(complex programmable logic device，CPLD)/现场可编程逻辑门阵列(field programmable gate array，FPGA)架构进行设计[2-6]，电路较为复杂，资源利用率低，稳定性较差。因此需要一种设计简单、资源利用合理、体积小、功耗低、高稳定性的IRIG-B编码设备。FPGA适合于时序、组合等逻辑电路设计，同时具有实时性好、可靠性高、可编程、可移植性好等优势，广泛应用于工业控制领域。NiosII软核处理器[7]是FPGA生产厂商Altera公司推出的嵌入式处理器，是一种面向用户、可以灵活定制的通用精简指令集计算机(reduced instruction set computer，RISC)嵌入式处理器。……