成本茂，黄葵，张铜

（海军航空工程学院青岛校区 山东 青岛　266041）

FPGA可编程逻辑模块的BIST测试方法

成本茂，黄葵，张铜

（海军航空工程学院青岛校区 山东 青岛266041）

提出了一种针对FPGA可编程逻辑模块的离线BIST测试方法。测试向量生成器（TPG）采用伪穷举法来生成测试向量，输出响应分析器（ORA）采用多输入特征寄存器（Multi-Input Shift Register，MISR）捕获原始输出并进行压缩。在QuatusⅡ9.0中进行了测试实现与仿真。结果表明，该方法不仅能够检测出电路中存在的故障，而且大大提高了测试效率。

现场可编程门阵列；可编程逻辑模块；内建自测试；测试向量生成器；输出响应分析器

随着FPGA在现代电子系统中应用的不断增多，FPGA的测试技术也得到非常快的发展。其中，内建自测试（BIST）的方法已经成为一种主流的解决方案［1-3］。BIST方法一般来说可以分为两大类，一类是离线BIST，另一类是在线BIST［4］。离线BIST测试方法，是指测试在被测电路退出原先的工作状态，再运用BIST的方法测试被测电路。这种测试也叫做工厂测试。FPGA的基本结构包括如下几个模块：可编程输入/输出单元（IOB）、可编程逻辑模块（PLB）、嵌入式RAM、可编程互联资源等［5-6］。本文重点讨论利用离线BIST方法测试可编程逻辑模块。

1　可编程逻辑模块（PLB）

以Altera公司的CycloneⅡ系列 EP2C8Q208C8为例，其含有8256个LOB。每个LOB特性如下：

1）含有一个四输入查找表（LUT），这是一个函数发生器，可以实现任何四个变量的函数

2）一个可编程寄存器

3）一个进位链连接

4）一个寄存器链连接

5）能驱动各种类型的互联资源连线

6）支持寄存器打包

7）支持寄存器反馈