张素萍，李朝强，张建芬

（1.天津中德职业技术学院，天津　300350；2.北京经济管理职业学院，北京　102602；3.暨南大学珠海校区，广东　珠海　519070）

一种高速实时数据采集处理系统设计*

张素萍1，李朝强2，张建芬3

（1.天津中德职业技术学院，天津300350；2.北京经济管理职业学院，北京102602；3.暨南大学珠海校区，广东珠海519070）

针对目前高速数据采集中的实时性和同步性问题，提出了一种高速实时数据采集处理设计方案。根据上述方案进行了系统的硬件和软件设计，该系统以FPGA器件作为下位机控制核心，设计了时钟同步、数据采集、数据处理、数据缓存、数据通讯等功能模块；整个系统采用ARM微处理器作为上位机控制核心，基于嵌入式Linux 2.6内核进行软件编程，负责向FPGA发送设置参数和控制指令，同时对数据前端采样和处理数据进行存储、显示、统计等。经测试验证，该方案具有高速率、高精度、同步测量、实时处理、体积小、功耗低等优点。

FPGA，ARM，数据采集，数据处理，双口RAM，实时性

0　引言

传统的数据采集处理设计方案通常采用下位机+上位机的设计模式，由微控制器或数字信号处理器DSP作为下位机，对模拟前端数据进行采集和简单的预处理，PC机作为上位机，对前端采集的数据进行处理、显示、统计、分析等功能。上位机和下位机之间的通讯接口通常采用RS232或USB接口。由于微控制器时钟运行频率较低，内部资源有限，IO端口较少，所以，对高速实时数据采集来说，用微控制器很难实现。而DSP的运算速度相对较快，在处理复杂算法时有一定的优势，但是很难完成外围设备的复杂硬件逻辑控制［1-2］。……