周庆芳

（曲靖师范学院教育技术研究所，云南曲靖 655011）



基于FPGA的分频器的设计与实现

周庆芳

（曲靖师范学院教育技术研究所，云南曲靖 655011）

摘要：在数字逻辑电路设计中，分频器通常用来对某个给定频率进行分频，以得到所需的频率。整数分频器的实现采用标准的计数器，也可采用可编程逻辑器件实现。有时，时钟源与所需的频率不成整数倍关系可采用小数分频器进行分频。本文在模拟设计频率计脉冲信号时，使用半整数分频器设计电路，且利用VHDL硬件描述语言和原理图输入方式，通过Quartus II以及EPM240T100C5型FPGA方便地完成了半整数分频器电路的设计。

关键词：FPGA；QUARTUSⅡ；VHDL语言；分频器

一、分频器的基本原理

（一）整数分频的基本原理

整数分频包含偶数分频和奇数分频，对于偶数N分频通常使用N/2计数器实现占空比为1：1的N分频器，分频输出信号模为N2自动取反；对于奇数分频必须分频输出信号为模N计数中的一位［1］。整数分频器的实现，采用可编程逻辑器件设计实现，当时钟源与所需的频率不成整数倍关系，此时可采用小数分频器进行分频。

（二）小数分频的基本原理

小数分频的基本原理是采用脉冲吞吐计数器和锁相环技术先设计两个不同分频比的整数分频器，然后通过控制单位时间内两种分频比出现的不同次数来获得所需要的小数分频值，分频系数为N-0.5（N为整数）时，可控制扣除脉冲的时间，以使输出成为一个稳定的脉冲频率，而不是一次N分频，一次N-1分频［2］。

二、实验……

登录APP查看全文