邓桂萍

(空军航空维修技术学院，湖南　长沙　410019)



低电压高线性5GHz折叠式低噪声放大器电路设计

邓桂萍

(空军航空维修技术学院，湖南长沙410019)

摘要：采用 0.18umCMOS工艺设计了一种低电压折叠级联式低噪声放大器电路。该电路工作频率为5GHz，通过改进传统的折叠式低噪声放大器结构，以及在栅极合理加上电感，整个电路的性能得到了改善。实验表明，电路能实现增益17.4dB，输入反射系数 S11为-15.1 dB，反向隔离S12为-25.3 dB，噪声系数 NF为1.2dB，三阶输入交调点IIP3为-3.8dBm。在0.6V的电源供电情况下，直流功耗为7MW。

关键词：低噪声放大器；折叠式；CMOS

近年来，随着无线通讯产业的迅速发展，无线通信设备的需求日益扩大，也在不断的刺激CMOS射频集成电路的快速发展。像无线局域网接收机、手机、无线传感器等无线便携式设备希望功耗也越低越好，电压越低越好，因而低电压低功耗设计将成为移动通信系统的一大趋势。低噪声放大器作为RF前端接收机的一个关键部分，它的性能将直接影响整个接收机的性能。因此，对于低噪声放大器的设计提出了更为严峻的挑战，要求考虑多个性能指标的折衷。包括为实现最大功率传输要求输入输出阻抗匹配，为尽量放大微弱的RF信号要求高的功率增益，为尽量避免大信号失真要求具有一定的线性度，以及为减小接收机的噪声要求尽可能的减小低噪声放大器的噪声贡献[1]。本文针对无线局域网，设计一款工作频率为5GHz的低电压改进型折叠式级联低噪声放大器电路。……