周庆芳

摘 要：随着人们生活水平的提高和生产力的发展，计算机现代技术的发展也越来越快。VHDL语言的出现和ASIC的应用进入了一个新的阶段，现代通信技术也随之发展起来。本文基于误码检测原理和M序列产生的原理，通过VHDL硬件描述语言，实现了一种简单的逐位比较型误码检测器的设计以及各功能模块的仿真。

关键词：误码检测器；FPGA；M序列 中图分类号：TN912.16 文献标识码：C 收稿日期：2015-12-15

一、伪随机序列及误码检测器原理

伪随机码（或称伪随机序列）是模仿随机序列的随机特性而产生的一种码字，也称为伪噪声码或伪噪声序列。伪随机序列在数字通信中分为许多种，而在通信工程中，因为它常采用二进制伪随机序列，所以在序列中有“0”和“1”两种状态。

在通信过程中，各种原因都有可能造成误码形式的出现，比如机器故障、传播问题、信道干扰等因素都可能造成系统性能恶化甚至造成通信中断。判决电路对数字通信接收系统是不可缺少的，有以下几种原因可能造成判决错误：①电平的偏移；②抽样时刻偏移；③叠加噪声。

误码检测器，又称之为误码仪。由多种形式可以组成一个误码仪，而它的工作过程可以分为以下几个方面：①以相同相位的本地码作为比较标准，生成与发送码组相同的码型；②将本地与接收的两组码组逐个进行比较，然后输出误码脉冲信号；③对误码脉冲信号进行统计，并给出相应的误码率。

二、误码检测器设计

误码检测器也就是逐位比较型误码检测器，其基本原理是将发送端和接收端的两组类型相同的序列进行分析，经过同步处理之后，把逐个码元进行比较，假如出现误码，则两列码序列中本来相同的码元就会变得不同；……