柯 强，刘 欣，刘 昱，王小松，张海英

（1.中国科学院微电子研究所，北京100029；2.新一代通信射频芯片技术北京市重点实验室，北京100029）

一种高线性度宽带可编程增益放大器

柯 强1，2，刘 欣1，2，刘 昱1，2，王小松1，2，张海英1，2

（1.中国科学院微电子研究所，北京100029；2.新一代通信射频芯片技术北京市重点实验室，北京100029）

设计了一种应用于超宽带无线接收机的高线性度宽带可编程增益放大器(PGA)，该PGA采用线性度增强型源简并结构的放大器加电阻衰减网络的结构，增益的调节分两步完成，PGA Core实现 6 dB增益调节步长，电阻衰减网络实现1 dB增益调节步长，PGA Core电路采用线性度增强型源简并结构放大器，提高 PGA的线性度。PGA采用SMIC 0.18 μm混合信号CMOS工艺，1.8 V电源电压供电，仿真结果表明，该PGA增益范围-4～28 dB，1 dB步进，3 dB带宽大于280 MHz，最大增益时输出三阶交调点(OIP3)25.7 dBm，噪声系数(NF)22.24 dB，总体电路消耗10.4 mA电流，芯片有效面积 0.2mm2。

可编程增益放大器；线性度增强放大器；数字控制；宽带

0 引言

在无线通信系统中，由于信号多径衰落，接收机接收到的信号强度变化很大，为了使整个系统的动态范围最大化，需要一个自动增益控制(Automatic Gain Control，AGC)电路根据输入信号的大小，通过反馈回路自动控制放大器增益的大小，保证输出信号稳定[1-2]。为了获得宽的动态范围和稳定的 AGC环路建立时间，可编程增益放大器（Programmable Gain Amplifier，PGA）需要 dB线性的特点[3]。可编程增益放大器作为自动增益控制电路的重要组成部分，广泛用于无线通信、图像传感、电视调谐器等领域。

本文设计的可编程增益放大器应用于超宽带无线接收机，如图1所示，为了实现高线性度、大带宽、低噪声等最优的性能，接收机采用零中频结构[4]，射频信号被下变频至低频后先经过 PGA，然后再经过 LPF，最后再经过ADC输出给数字信号处理（DSP）部分。本文设计的可编程增益放大器采用线性度增强型源简并结构的放大器加电阻衰减网络的结构，增益的调节分两步完成，PGA Core实现 6 dB增益调节步长，电阻衰减网络实现1 dB增益调节步长，PGA Core电路采用线性度增强型源简并结构放大器，提高PGA的线性度。

图1 超宽带无线接收机的系统结构框图

1 可编程增益放大器整体结构

根据超宽带无线接收机的系统要求确定设计方案，由于动态范围不大，可以只采用单级 PGA，不需要多级级联；对于大带宽的指标要求，可以采用电流模式的放大器实现；而对于高线性度的指标要求，可以采用线性度增强型源简并结构的放大器来实现；最后对于小噪声系数的指标要求，可以从整体PGA的结构上进行折中设计。

综合以上分析，最终确定可编程增益放大器的电路结构如图2所示，采用PGA Core与电阻衰减网络(Attenuator)级联的方式来实现，PGA Core用来粗调，调节步长为6 dB/ step，调节范围为-2～28 dB，电阻衰减网络用来细调，调节步长为1 dB/step，调节范围为0～6 dB，中间的 Buffer用于驱动电阻衰减网络。

图2 可编程增益放大器的电路结构

2 PGA Core电路设计

2.1 PGA Core电路结构

为了实现高线性度和大带宽，PGA Core采用线性度增强型源简并技术和电流模式相结合的方法来实现。PGA Core电路结构如图3所示，由一个跨导放大器和一个具有反馈电阻的闭环电流放大器组成。输入电压信号经过跨导放大器转变为电流，再经过具有反馈电阻的电流放大器，转变成电压输出。具有反馈电阻的闭环电流放大器结构的特点是当增益变化时具有恒定的带宽，实质相当于一个跨阻放大器[5]，设它的增益为Rm，可表示为：

当 Ai＞＞1时，式(1)近似为：

因此，PGA Core的总增益为：

图3 PGA Core的电路结构图

2.2 PGA Core电路原理

PGA Core电路是可编程增益放大器的核心部分，它将决定PGA的性能，本设计的PGA Core电路原理图如图4所示，第一级为线性度增强型源简并跨导放大器，第二级为反馈电阻电流放大器。

图4 PGA Core的电路原理图

第一级源简并跨导放大器线性度的增强可以通过增大输入管的跨导 gm1来实现，这可以通过负反馈来完成[6]。图4中通过 M2形成的负反馈迫使流过 M1的电流为一个常数，这样差分输入电压只体现在源简并电阻的两端，差分输出电流流入 M2。由于负反馈的作用，从 M1的源极看进去的电阻可近似表示为：

在没引入负反馈之前，从 M1的源极看进去的电阻Rs1约为1/gm1，因此，从式(4)可以看出，负反馈使 Rs1减小了 gm2/go1倍， 即相当于等效输入管的跨导 gm1增大了gm2/go1倍。因此，在 Rs相同的条件下，图4所示的电路结构比传统的源简并电路结构具有更高的线性度。此外，该电路中不存在高阻节点，因此还适用于宽带宽情况[7]。

第二级反馈电阻电流放大器是基于线性度增强型源简并结构的电流镜放大器，电流镜的比例是 α，通过反馈电阻 Rf形成闭环结构。假设晶体管的导通跨导 go远小于其本身跨导 gm，即 go＜＜gm，则该闭环电流放大器的增益，即等效跨阻Rm可表示为：

其中 gf=1/Rf，C2=Cgs2+Cgs3=Cgs2(1+α)，gm3=αgm3。

由式(5)可知，等效跨阻 Rm(s)的直流分量为：

如果 α＞＞1，那么 Rm(s)和 Rm0分别近似为：

从式(7)可以推导出，传递函数Rm(s)有两个极点：

由式(9)可以看出，两个极点都是晶体管的截止频率，频率较高，因此，该跨阻放大器的主极点应该由负载电容来决定。

综上所述，PGA Core电路总增益可以表示为：

PGA Core的总增益约为反馈电阻和源简并电阻之比，且放大器的主极点位于输出节点处，带宽主要由反馈电阻Rf和负载电容决定。

根据带宽要求，选取 Rf的值，Rf越小，带宽越宽，本设计中取Rf=7 kΩ。根据增益变化要求，为了保持增益变化时带宽恒定不变，应保持 Rf不变，让源简并电阻 Rs变化，即把 Rs设计成开关电阻阵列形式，共有 6个开关控制6个增益档，分别为28 dB、22 dB、16 dB、10 dB、4 dB和-2 dB，即PGA Core实现步长为6 dB的粗调节功能。可以满足高线性度、大带宽、低噪声的设计要求。

3 电阻衰减网络电路

PGA增益的精确调节由电阻衰减网络实现，电阻衰减网络具有高线性度和精确增益控制的特点，电阻网络不会引入非线性[8]，整个可编程增益放大器的线性度由PGA Core决定。电阻衰减网络在R-2R电阻网络的基础上进行修改，通过调整电阻阻值，可以实现任意步长的衰减。

采用全差分结构的电阻衰减网络如图5所示，共有S0～S56个开关控制6个增益档，衰减步长为1 dB/step，分别实现0 dB、1 dB、2 dB、3 dB、4 dB和 5 dB的增益衰减。

图5 全差分电阻衰减网络电路原理图

4 PGA版图和仿真结果

本文设计的可编程增益放大器采用SMIC 0.18 μm混合信号CMOS工艺，芯片版图如图6所示，白色方框内部分是本文设计的PGA，有效面积为700 μm×280 μm，采用1.8 V电源电压供电，消耗10.4 mA电流。

图6 可编程增益放大器芯片版图

图7(a)所示为可编程增益放大器PGA Core增益粗调节曲线，增益范围为-2～28 dB，3 dB带宽约为300 MHz，调节步长为6 dB/step，图7(b)所示为PGA Core在最高增益档时电阻衰减网络的增益细调节曲线，调节步长为1 dB/step。

图8(a)所示为可编程增益放大器在最小增益-4 dB时的瞬态仿真结果，此时输入信号为-10 dBm，50 MHz的正弦波，可以看出此时PGA没有波形失真，通过PSS仿真OIP3=17.6 dBm。图8(b)所示为可编程增益放大器在最大增益28 dB时的瞬态仿真结果，此时输入信号为-30 dBm，50 MHz的正弦波，可以看出此时PGA没有波形失真，通过PSS仿真OIP3=25.7 dBm。

图9所示为可编程增益放大器在不同增益时的OIP3曲线，在最大增益时，在 250 MHz频率处的 OIP3达到25.7 dBm，说明PGA有很好的线性度。

图10所示为可编程增益放大器的噪声系数曲线，在最大增益时，在250 MHz频率处的噪声系数NF为22.24 dB。随着增益的减小，噪声系数逐渐变大，但是能够保证噪声系数增大的值小于增益减小的值，即噪声系数增大的步长小于增益衰减的步长，满足设计要求。

图7 PGA增益调节曲线

5 结论

本文设计了一种应用于超宽带无线接收机的高线性度宽带可编程增益放大器，该 PGA采用线性度增强型源简并结构的放大器加电阻衰减网络的结构，增益的调节分两步完成，PGA Core实现增益调节 6 dB/step，电阻衰减网络实现增益调节1 dB/step，增益的调节由纯电阻网络决定，实现高精度的增益调节，PGA Core电路采用线性度增强型源简并结构放大器，提高 PGA的线性度。仿真结果表明，本文设计的 PGA具有高线性度、大带宽、低噪声的特点，满足超宽带无线接收机对 PGA的要求。

图8 PGA瞬态曲线

图9 PGA在不同增益时的OIP3曲线

图10 PGA噪声系数曲线

[1]ELWAN H O，ISMAIL M.Digitally programmable decibellinear CMOS VGA for low-power mixed-signal applications[J]. IEEE Transactions on Circuits&Systems II Analog& Digital Signal Processing，2000，47(5)：388-398.

[2]谢祎，卫宝跃，张海英，等.一种高精度宽带可编程增益放大器设计[J].微电子学与计算机，2013(10)：110-113.

[3]KHOURY J M.On the design of constant settling time AGC circuits[J].Circuits&Systems II Analog&Digital Signal Processing IEEE Transactions on，1998，45(3)：283-294.

[4]JEON O，FOX R M，MYERS B A.Analog AGC circuitry for a CMOS WLAN receiver[J].IEEE Journal of Solid-State Circuits，2006，41(10)：2291-2300.

[5]RAZAVI B.Design of analog CMOS integrated circuits[M]. McGraw-Hill，Inc.，2000.

[6]WANG Y，AFSHAR B，YE L，et al.Design of a low power，inductorless wideband variable-gain amplifier for high-speed receiver systems[J].Circuits&Systems I Regular Papers IEEE Transactions on，2012，59(4)：696-707.

[7]LEE H D，LEE K A，HONG S.A wideband CMOS variable gain amplifier with an exponential gain control[J].IEEE Transactions on Microwave Theory&Techniques，2007，55(6)：1363-1373.

[8]黄晓辉，杨靖华，郭桂良，等.一种用于大规模无线传感网RF前端电路的dB线性可编程增益放大器[J].微电子学与计算机，2010，27(11)：46-50.

A wideband programmable gain amplifier with high linearity

Ke Qiang1，2，Liu Xin1，2，Liu Yu1，2，Wang Xiaosong1，2，Zhang Haiying1，2
(1.Institute of Microelectronics of Chinese Academy of Sciences，Beijing100029，China；2.Beijing Key Laboratory of Radio Frequency IC Technology for Next Generation Communications，Beijing100029，China)

A wideband programmable gain amplifier(PGA)with high linearity is designed for ultra-wideband wireless receiver.The PGA is composed of linearity enhanced amplifier with source degenerate and attenuator.Variable gain is achieved by two steps，the 6 dB gain step is implemented by the PGA Core and the1 dB gain step is implemented by the attenuator.To improve PGA linearity,PGA Core adopts linearity enhanced amplifier with source degenerate.The PGA is implemented in SMIC 0.18 μm1.8 V CMOS process.The simulation results show that the PGA achieves a dynamic range from-4 dB to 28 dB with1 dB step and a 3 dB bandwidth up to 280 MHz.The output third-order intercept point(OIP3)is 25.7 dBm and the noise figure(NF)is 22.24 dB at the maximum gain.The quiescent current of PGA is10.4 mA.The chip area is 0.2mm2.

programmable gain amplifier；linearity enhanced amplifier；digital control；wideband

TN402

：ADOI：10.16157/j.issn.0258-7998.2016.06.008

柯强，刘欣，刘昱，等.一种高线性度宽带可编程增益放大器[J].电子技术应用，2016，42(6)：30-33.

英文引用格式：Ke Qiang，Liu Xin，Liu Yu，et al.A wideband programmable gain amplifier with high linearity[J].Application of Electronic Technique，2016，42(6)：30-33.

2016-01-21）

柯强（1991-），通信作者，男，硕士研究生，主要研究方向：模拟集成电路、数模混合集成电路，E-mail：keqiang@ime.ac.cn。

刘欣（1982-），女，博士，助理研究员，主要研究方向：模拟集成电路设计、电源管理芯片设计。

刘昱（1975-），男，博士，研究员，主要研究方向：高性能模拟/射频 CMOS集成电路、物联网相关技术及医疗电子系统集成技术。