硬件仿真加速器进入数据中心级时代

本刊记者薛士然

目前，有以下3种仿真方式可以选择：软件仿真、FPGA仿真和硬件仿真。随着SoC/ASIC设计尺寸的不断增大，结构越来越复杂，硬件仿真的优势越来越明显。在项目规划时间不断紧缩的情况下，公司对于硬件仿真加速容量的要求也越来越高，每两年就会翻一番，主要是由于验证复杂性增加，对质量、软硬件集成和功耗要求也更高。

近日，Cadence Design System(现已正式更名为“楷登电子”)，推出了业内第一个数据中心级硬件仿真加速器Palladium Z1(以下简称Z1)，Cadence全球副总裁兼系统与验证事业部经理Daryn Lau称“这是一个远远超越客户需求的产品，无论哪种产品验证都离不开它”。

Z1与上一代产品Palladium XP II相比，仿真处理能力提高了5倍，容量密度提升了8倍，最多能同时处理2 304个并行作业，16个机架一起工作时容量可扩展到92亿门，而Palladium XP II的这两个数据分别为512和23亿，Z1的占地面积却只有Palladium XP II的92%。从初级的架构分析，到模块、芯片和系统集成，再到软件开发和系统验证，Z1平台可以用于多种设计和验证阶段。

Palladium Z1为什么可以加速产品上市？

一个验证工具的工作效率与其构建、分配、运行和调试阶段的工作息息相关。

在构建阶段，硬件仿真器运行之前，需要对数百万门的设计进行编译，这个工作的用时可能是数天，而如果使用VXE软件，在Z1平台上一个工作站就可以达到140 MG/Hz的编译速度，这样在一天内就能够实现多个设计的转变。

在仿真资源分配阶段，往往会出现多个用户都想进入系统来完成各自验证工作的情况，如果能够对任务进行动态分配，或者对正在进行的任务重新分配，就可以最大程度地提高利用效率，Z1就配备了再构造、再分配以及外设重定位再分配能力，能够实现系统资源的高效管理。……