兰　天，那宝玉，甘　明，张　剑

(1.中国电子科技集团公司第十研究所，四川 成都 610036；2.全军后勤信息中心，北京 100036)



一种多维网格编码译码器的高效FPGA设计*

兰天1，那宝玉2，甘明1，张剑1

(1.中国电子科技集团公司第十研究所，四川 成都 610036；2.全军后勤信息中心，北京 100036)

修回日期：2015-06-08Received date:2015-03-20；Revised date：2015-06-08

摘要：为在实时通信系统中有效利用多维网格编码调制(MDTCM)的短码特性，设计了一种适合FPGA实现的高效多维网格编码译码器。在该设计中，提出了一种易于硬件实现的改进归一化译码算法，采用四级流水线和乒乓环结构，并充分利用译码算法中的固有特性，有效降低了资源消耗和译码延迟。测试表明，该设计简单可靠，性能稳定，易于移植扩展，非常适合实时通信场合的应用，目前该译码器已成功应用于某实时通信系统中。

关键词：状态约束；网格编码调制；乒乓环；流水； FPGA

0引言

无线实时通信系统往往需要具备较强的误码纠错能力，同时又有很小的通信延迟要求。常用的一些信道码，如Turbo、LDPC等虽然可以很好满足纠误码性能的要求，但却由于编码模块较长，会导致高的译码延迟。多维网格编码可以满足这些要求。但由于多维网格编码在译码时采用了迭代BCJR算法，其中涉及大量的矩阵运算，乘加运算，因而设计实现时极可能导致高译码延迟，从而不能体现其短码结构在译码延时上带来的好处。

针对上述问题，本文提出了一种易于硬件实现的修正归一化算法，采用四级流水线，及乒乓环结构，利用算法特性，有效降低了资源消耗和译码延迟。……