吴雯倩

【摘要】普通计数器的设计都是采用CMOS或TTL小规模或中规模器件来设计。普通的TTL（晶体管-晶体管电路）集成电路不能满足高速计数器的测量要求，例如74161系列的计数器，它们具有不同的最大时钟频率分fmax，即工作的最大频率。S系列的最大时钟频率最高为125MHz，而普通的CMOS器件的最高工作速度也在200M左右，若采用TTL或CMOS分离元件来搭计数器电路，考虑到分布参数的影响和各个元件之间的时序配合，其允许的最高工作频率還会下降，无法满足高精度信号的技术要求，为了达到高速计数器的测量精度，必须考虑所选元件的最大时钟频率，因此在输入频率高于200MHz时，采用ECL器件来设计。

【关键词】ELC；高速计数电路；抗干扰

一、基于ELC电路的高速计数电路设计原理

ECL（Emitter Coupled Logic缩写，发射极耦合逻辑）门是双极型逻辑门的一种非饱和型的门电路，它充分体现了非饱和型电路的优点，那就是传输延迟很小。同时在逻辑上又具有灵活性，所以ECL门成为高速逻辑门电路中的主要类型。ECL门又叫做电流开关逻辑（Current Switching Logic，CSL）门，它的电路构成和差分放大器外形相似，但工作在开关状态，即截止和放大两种工作状态。由于ECL门三极管都工作在放大和截止两个开关工作状态，没有由于饱和而引起的存储延迟，同时其逻辑1（-0.8）和逻辑0（-1.6）之间的电平摆幅很小（只有0.8），所以三极管势垒电容充、放电时间也极短，这样使得ECL门电路的平均延迟时间极短，一般在1～2ns，甚至1ns以下。除了开关速度快以外，电路具有互补输出端，如果电路内部增加射极跟随器输出，可以使ECL具有几个或和或非输出端。……