付长英，刘林海，沈贵元，常迎辉

（中国电子科技集团公司第五十四研究所，河北 石家庄 050081）

0 引言

当前，SoC设计已经成为数字集成电路（Integrated Circuit，IC）设计的主流。一款SoC设计至少包含一颗微处理器核心，同时也包含不同类型、数量的外设接口模块，以及用户定制的逻辑电路。随着SoC的规模不断扩大，集成的IP模块不断增多，复杂度不断加大，使得各个模块之间通信的问题越来越突出。在片上系统领域中，主机与从机之间的通信需要考虑的因素很多，例如总线位宽、速率、实现难易程度等。因此，设计一种简单易用的高速率传输总线是SoC设计初期着重考虑的。

1 三总线传输协议介绍

该总线传输协议是为了实现主机与从机之间的高速寄存器读写操作，由3根信号线组成，分别是片选使能线、时钟传输线、双向数据传输线。片选使能线与双向数据传输线复位之后默认的状态为高电平，时钟传输线复位之后默认的状态为低电平。

1.1 总线传输数据的步骤

该传输总线传输时，由主机首先拉低片选使能线;从机检测到片选使能线为低之后，内部产生启动信号。主机拉低片选使能线之后，产生总线时钟，并通过时钟传输线将时钟传输给从机;总线时钟可以为主机内部高频时钟的分频时钟，分频比可为任意值。主机通过数据传输线发送数据，数据可以为多个字节;首先发送当前字节的高位，由高位到低位依次发送，双向数据传输线的变化位于时钟的下降沿。从机在总线时钟的上升沿开始对数据进行采样，并按照收取到的数据进行读写操作。……