邢占春，曹芳菊，黄进燕，黄 凯

(1.中国电子科技集团公司第五十四研究所，河北石家庄050081;2.邢台职业技术学院，河北邢台054000)

0 引言

CPCI是国际工业计算机制造者联合会(PCI Industrial Computer Manufacturer’s Group，PICMG)组织于1994年提出的高性能工作计算机总线标准。CPCI总线在电气方面兼容PCI总线，CPCI架构的设备电气连接性能好、可靠性高、散热好、兼容性强，并且维护使用非常方便，允许有多个外围CPCI插卡需要与CPCI主板进行通信，通过分时复用共享CPCI总线带宽。这些特点允许我们设计更为复杂、灵活的信号采集平台［1，2］。

1 8路采集卡设计与实现

1．1 板卡原理组成

8路采集板卡主要由变压器匹配电路、A/D变换器、FPGA(A/D控制逻辑、数据滤波及处理)、时钟分配模块、9054 桥芯片、FIFO 和电源等组成［3－5］。8路采集处理单元原理框图如图1所示。

图1 8路采集处理单元原理

1.2 ADC选择

设计中选用Analog Devices的AD9252主要基于几方面考虑:

①单通道最高采样率满足信号采集平台采样率的需求。奈奎斯特采样定理指出了在模数转换过程中，当采集频率fs．max大于信号中最高频率fmax的2倍时(fs．max≥2fmax)，采样后的数字信号完整保留了原始信号中的信息。一般讲采集频率为信号最高频率的3～4倍。本系统要求中频信号带宽为0～2 MHz，则采样率最高为8 MSPS，而AD9252最高采样率为50 MSPS，可以保证频谱不会发性混叠。

②SFDR和SNR指标。AD9252无杂散动态范围SFDR为84 dBc(to Nyquist);信噪比(SNR)为73 dB(to Nyquist)，满足系统要求。

③多通道之间同步问题。单个板卡上实现8路信号采集必然涉及到采集同步问题，如果使用多个芯片实现，还需要考虑芯片间的时钟同步问题，增加了PCB设计的难度，因此选择单芯片设计是最佳选择。……