王 锋，韩俊博，焦国太，耿生群

(1中北大学机电工程学院，太原 030051;2北京航空航天大学电子信息工程学院，北京 100191)

0 引言

GPS L1C信号包含调制方式MBOC(6，1，1/11)的信号，到目前为止，GPS和 Galileo已经在以1575.42MHz为中心的 L1频段上布置了六种导航信号，致使该频段的频谱相当拥挤，从而不可避免的产生相互间的干扰。因此，对GPS L1C在这种特殊环境下对信号进行更好的捕获是必要的[1]。

卫星导航接收机进行导航定位时，首先必须通过捕获和跟踪过程，建立与卫星信号的精确同步[2]。使用传统的捕获方法对GPS L1C进行直接捕获在载噪比较低或者信号比较差的环境下，是不能保证比较高的捕获概率的。文中的目标是基于FPGA设计高动态接收机的直接捕获模块，以获得更好的捕获性能，以提高导航系统在复杂环境下的抗干扰能力。

常用的捕获方法有滑动相关法，匹配滤波器法和FFT快速捕获方法，文中在此基础上介绍一种改进的PMF+FFT算法，即匹配滤波器结合 FFT的快捕算法，并通过仿真分析和硬件实现来讨论这种方法的好处。

1 改进的PMF+FFT捕获算法

时域捕获方法实现简单但捕获速度慢，而频域捕获的优点是捕获速度快但实现复杂度高。在文献[3]中提出一种改进的匹配滤波器算法，基于此基础上进行算法的软件和硬件设计，较大程度的减少了计算复杂度，加快了捕获速度。匹配滤波器结合FFT的捕获模块，主要包括以下几个方面:载波去除，降采样，匹配滤波运算和FFT运算，检测判决，本地码生成等。如图1所示。

图1 捕获算法总体框图

接收到的卫星信号，经过滤波器的处理，转变成中频信号。AD对中频信号进行采样，转变为数字中频信号。对中频信号进行载波去除，然后，将剥离载波后的解调信号通过RAM读取的方式降采样至需要的点数，这时数据的处理频率比原来变小很多。再将它和码生成模块产生的本地码数据序列同时送入分段匹配滤波器中，匹配滤波器模块的工作主要是通过状态机产生的逻辑机制来控制，每运算一次将结果输出到FFT运算模块，并将抽取信号循环移动一次，依次完成所有码相位的匹配滤波运算。对于每次FFT运算的实部和虚部的平方和，将最大值和对应的码相位送出并进行门限判决。

1.1 匹配滤波器组

匹配滤波器模块总共有N部分匹配滤波器，每个部分匹配滤波器由 k个子移位寄存器、乘法器、加法器以及累加模块组成。移位寄存器分别存着输入信号与本地伪码序列，经过乘法器，其相关结果进行累加，最后得到总的累加结果送到FFT模块进行后续的计算和处理[4]。

图2 部分匹配滤波器结构

部分匹配滤波器的主要结构如图2所示。经剥离载波后的降采样数据信号和本地伪码首先载入到移位存储器中，进行匹配滤波运算。经过H个时钟周期后，一段预处理数据进行循环载入和运算完成，送至FFT运算模块，这样一个码相位搜索完成。在接下来的一个时钟周期中打开数据输入控制，滑动一个相位值，但是本地伪码并不滑动，之后继续进行匹配滤波运算，直到所有码相位搜索完，给出捕获完成标志[5]。

每段匹配滤波器的结构由一个移位寄存器延迟链和一个本地伪码缓存链组成。这里移位寄存器延迟链由125个 RAM-BASE SHIFT-Register组成，每个移位寄存器深度为128，每个数据宽度为8bit;本地伪码缓存同样是由128个RAM-BASE SHIFT-Register组成，数据宽度为1bit，用来存储伪码，如图3所示。

图3 移位寄存器结构图

1.2 FFT 模块

在FFT模块中，主要处理匹配滤波器送来的值，并行搜索载波多普勒。这里，在设计中主要采用两个FFT的 IP核“Fast Fourier Transform 6.0”进行处理。

图4 FFT运算结构图

如图4所示，本模块主要完成对分段匹配滤波器结果的频率搜索。分段匹配滤波器的计算结果将每个时钟取12bit的数据载入FFT IP核，当这全部数据载入后，会将余下的FFT计算点数补零。进行FFT运算结束以后，对FFT输出结果中的实部和虚部求模的平方和，并将最大值以及其位置记录下来，以便进行峰值检测。由于FFT计算采用了流模式，可以不必等到上一次的FFT结果输出就可以将下一次的多段匹配滤波值载入FFT，将大大减少计算的时间[6]。

2 仿真与测试结果

利用生成的MBOC信号，采用PMF+FFT捕获方法的捕获MATLAB仿真结果如图5所示。在相同的条件下，此方法所获得的相关峰值比FFT并行捕获方法所得到的相关峰值大很多，从而增大了检测概率，易于捕获，图6是相对于以前的 FFT方法(右)，改进的PMF+FFT方法(左)在不同载噪比情况下的捕获概率。可以看出，当信噪比较小时，匹配滤波器与FFT相结合的方法也能够较好完成捕获，这样就具有很好的抗干扰能力。

图5 捕获仿真结果

图6 改进的PMF+FFT捕获性能

3 FPGA实现与仿真

在设计中采用xc4vsx55-10ff1148 FPGA芯片，ModelSim软件对程序设计进行功能仿真，使用自己调制生成的经A/D采样后的数字中频数据作为激励源，当码相位对齐时，匹配滤波器的输出明显高于其他时刻，这表明此时的码相位就是捕获的码相位。图7为FPGA仿真时序图。

图7 ModelSim的仿真结果

4 结束语

文中首先简单介绍了匹配滤波器与FFT相结合的捕获方法的总体设计，然后重点分别介绍了重要捕获模块的设计，并进行了软件仿真和硬件程序实现的前时序仿真。从分析中可以看出，此方法实现复杂度低，捕获速度快，能实行信号的快速捕获，并且具有一定的抗干扰性能[7]。这种方法为 GPS L1C信号对于接收性能要求高或者动态情况的导航接收机设计提供了一定的基础。

[1]唐祖平，胡修林，黄旭方.现代化的GPS新民用信号L1C码跟踪性能分析[J].电讯技术，2009，49(1):1－6.

[2]谢钢.GPS原理与接收机设计[M].北京:电子工业出版社，2009.

[3]Akop ian D，Agaian S. A fast matched filter in time domain[C]//Position Location and Navigation Symposium，2004PLANS，IEEE，2004:455－460.

[4]连全斌，张乃通，张中兆.一种GPS系统P码直接捕获策略分析[J].遥测遥控，2001(9):1－7.

[5]秦毅，熊俊森.一种伪码捕获方式的改进[J].无线电工程，2007，37(1):14－16.

[6]郭振扬，黄智刚，钟兴旺，等.MBOC调制信号快捕算法设计与实现[C]//第二届中国卫星导航学术年会论文集，2011.

[7]廉保旺，刘慧红，毛得明.匹配滤波器与FFT的伪码快速捕获方法及性能分析[J].测控技术，2009，28(1):20 －23.