潘国腾，欧国东，晁张虎，李梦君

（国防科技大学计算机学院，长沙410073）

（∗通信作者电子邮箱gtpan@nudt.edu.cn）

0 引言

在摩尔定律驱动下，单颗芯片的逻辑门数增长迅速，更多的功能模块集成到片上，同时引入更多寄存器，通用片上系统（System-on-Chip，SoC）芯片面临的情况尤为突出［1］。SoC芯片拥有数量庞大的各类寄存器，寄存器验证已成为SoC芯片研发过程中的重要验证项。根据SoC芯片分层验证理念［2-3］，模块级的设计规模小、功能简单、激励构造相对容易，但模块数量较多［4］；子系统级的设计规模适中、功能相对独立、接口清晰，而验证的完备性却是最大的挑战［5］；系统级的设计规模庞大，功能复杂，对仿真资源的需求比较大［6］。无论在模块级、子系统级或系统级验证中，寄存器都是验证的重心之一。如何更高效、更完备地完成芯片的寄存器验证，成为芯片验证工程师必须解决的问题。

目前，业界在芯片的寄存器验证中更多采用C语言或者汇编语言开发测试激励，芯片寄存器初始化配置过程经过取值、译码、执行，然后逐层传输到寄存器所在模块。单个寄存器的配置过程通常需要几百个时钟周期，芯片的初始化过程通常需要配置成千上万个寄存器，配合软件模拟缓慢的仿真速度，使得整个寄存器配置过程需要很长时间。裸机环境下的寄存器通路测试遇到的问题更加严重。寄存器通路验证通常需要覆盖整个芯片的所有寄存器，其数量是初始过程需要配置寄存器数量的数倍，急需一种更加高效的验证方法。……