摘 要：随着电子设计和通信测试的飞速发展，一些具有特定频率、特殊规律的信号在设计和测试过程中不可或缺，而市场上出售的信号发生器往往由于各种因素不能满足设计要求，使用FPGA器件设计的信号发生器可以胜任不同要求的任意信号发生器。

Altera DSP_builder是一款基于Matlab的系统级设计工具，依赖于Matlab/Simulink进行图形化系统设计和功能仿真，其最大特点在于可以通过signalCompiler直接将设计生成的模型文件（.mdl）转换成硬件描述语言VHDL，进而在QuartusII等软件上做更复杂精确地仿真，并生成.sof文件下载到芯片上使用。开发过程不涉及任何编程，图形化设计界面一目了然，是一种方便快捷的设计方式。

关键词：FPGA；DSP_builder；DDS；SignalCompile

1 DDS设计

1.1 基本原理

直接数字频率合成（Direct Digital Frequency Synthesis ，简称DDS）是以采样定理为基本原理，根据相位间隔对正弦信号进行取样、量化、编码，然后储存在EEPROM中构成一个正弦查询表，通过查表法产生波形。本设计基于DDS的基本原理，在时钟脉冲fc的控制下，对输入频率控制字K进行累加，当累加满量时产生溢出。相位累加器的输出对应于该合成周期信号的相位，并且这个相位是在0～2π范围内周期性的变化。相位累加器位数为N，对应于2π的相位， 最大输出为2N-1，累加一次就输出一个相应的相位码，将这个相位码作为查找表地址，通过查表得到正弦信号的幅度输出，然后经高速D/A转换成模拟量并通过低通滤波器滤除不需要的取样分量，输出频谱纯净的正弦波信号。

1.2 系统设计

1.2.1系统总体设计

下图为在Matlab/DSP_builder11.0平台建立DDS的Simulink模型：