周 乾，程秀兰

（上海交通大学微电子学院，上海 200240）

1 引言

本课题的来源是由于在工作中有一款新产品需要采用0.18μm工艺进行制造，由于该产品附有OTP（一次可编程）存储器，套用标准的0.18μm工艺流程会引起数据保持力不足的现象。为了改善这一现象，将接触孔蚀刻阻挡层由原来的UVSIN400A+SION200A改为SIN400A。这一改动使得OTP数据保持力得到提高，但却恶化了PID。PID是重要的工艺可靠性参数，表征芯片中等离子对芯片的损伤。当芯片的关键尺寸减小到0.18μm后，栅氧化层变得更薄，对工艺缺陷的忍受力变得更低，对等离子体的损伤也变得更加敏感。PID的恶化是由于接触孔蚀刻阻挡层的改变，所以新的SIN的抗等离子体损伤能力不佳是引起PID恶化的主要原因。如何改善PID性能，使产品能够成功量产便成为我们工作中的一项重要挑战。在如何改善PID性能的研究中，我们将主要的工作聚焦在接触孔蚀刻之后的工艺即后段工艺中。研究表明在后段工艺中，通孔蚀刻及钝化层的高密度等离子体淀积会产生较严重的等离子体损伤，这两步工艺成为改善PID的切入点。首先我们了解到通孔蚀刻中产生了大量的等离子体对芯片进行物理轰击，以得到所需要的图形。在蚀刻中关闭磁场将有助于减小等离子体对芯片表面的损伤，从而改善PID的性能。另外钝化层的高密度等离子体淀积会产生较严重的等离子体损伤，由于溅射蚀刻时也会有大量的等离子体，减小溅射蚀刻功率也是改善PID的一个途径。……