裴志强，杨玉飞，刘宝娟

(中国电子科技集团公司第四十七研究所，沈阳110032)

1 引言

数字锁相环电路已在数字通信、无线电电子学及电力系统自动化等领域中得到了极为广泛的应用。随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整个系统集成到一个芯片上去。在基于FPGA的通信电路中，可以把全数字锁相环电路作为一个功能模块嵌入FPGA中，构成片内锁相环。

在目前的FPGA产品中，除了早期的FPGA产品使用时钟树结构外，其他产品全部采用了新的时钟管理器件来实现高性能的时钟特性。目前主要有3种结构:

·采用时钟锁相环(PLLs)来实现时钟管理，主要是Altera公司的FPGA产品。

·采用延迟锁相环(DLLs)来实现时钟管理，主要是Xilinx公司的FPGA产品，例如:Virtex系列、Spartan系列、SpartanII系列等。

·采用数字时钟管理器(DCM)来实现时钟管理，主要是Xilinx公司的高端FPGA产品，例如:VirtexII、Spartan3系列以上产品。

2 工作原理

锁相环电路使一个特殊系统跟踪另外一个系统，更确切的讲，锁相环是一个输出信号(由振荡器产生的)与参考信号或者输入信号在频率和相位上同步的电路。在同步状态，振荡器输出和参考信号之间的相位差为零，或者保持常数。

如果出现相位误差，一种控制机理作用到振荡器上，使得相位差再次减小到最小。在这样的控制系统中，实际输出的相位锁定到参考信号的相位，因此称之为锁相环DLL(Delay-Locked Loop)的结构与普通锁相环(Phase-locked loop，PLL)相似，它只是用电压控制延迟线代替了压控振荡器。一个普通的DLL主要包括3个主要模块:鉴相器、电荷泵电路及电压控制延迟线。……