大连东软信息学院 宋文斌 蔡小五

1.引言

功率VDMOS器件具有开关速度快，开关损害小、输入电阻高、频率特性好等优点，被广泛应用于高频开关器件领域[1]。功率VDMOS器件的开关特性是由其本征电容和寄生电容共同决定的[2]。单从器件的开关特性考虑，我们希望栅氧化层厚度略大些[3]，因为寄生输入电容Ciss的大小随栅氧化层厚度的增加而减小。然而，在考虑VDMOS器件的抗辐照特性时，为了总剂量辐照加固的需求，需要减薄氧化层的厚度，这样势必增加器件的寄生输入电容。因而，如何有效减小VDMOS器件的寄生电容，成为抗辐照VDMOS器件设计的难题。

图1为100V抗辐照VDMOS寄生电容随栅氧化层变化情况曲线。有由图可见，栅氧化层的厚度直接影响器件的寄生输入电容Ciss的大小，随着栅氧化层厚度的增加，VDMOS器件的寄生输入电容Ciss在减小。随着栅氧化层厚度的增加，VDMOS器件的寄生输出电容Coss和反馈电容Crss基本没有改变。在影响VDMOS器件的寄生电容的Ciss参数中，栅漏电容Cgd尤为重要[5]。Cgd直接影响器件的输入电容和开关时间，Cgd通过密勒效应使输入电容增大[5]，从而使器件上升时间tr和下降tf时间变大。

2.研究重点

本文在减薄氧化层的厚度，保证总剂量辐照加固的需求的前提下，研究了多晶栅部分剥离技术对器件寄生电容的改善情况，研究了器件结构结构调整对VDMOS器件参数、尤其是Cgd参数的影响。如图2所示，我们采用漂移区多晶硅部分剥离技术以减小器件的寄生电容，该结构断开了VDMOS漂移区上方的多晶硅条，同时，保留了该区域的场氧化层。……