李俊 刘淮霞 朱丹 贺曼

摘要：在数字化技术在各个领域得到广泛运用的今天，数字滤波器是数字系统中信号处理关键的一环。数字滤波器和模拟滤波器相比具有更高的精度、信噪比，以及不可比拟的可靠性。由于在性能、成本、灵活性和功耗等方面的优势，基于FPGA的信号处理器已广泛应用于各种信号处理领域。本文主要介绍了基于现场可编程门阵列（FPGA）技术FIR数字滤波器的设计，该方法通过DSP Builder和MATLAB等软件进行开发、仿真和验证，使之便于在FPGA中实现。

关键词：数字滤波器现场可编程门阵列FIRDSP BuilderMATLAB；

中图分类号：TN820 文献标识码：A 文章编号：1007-9416(2012)02-0104-03

通常在信号产生、采集、传输过程中产生杂波和噪声，通常需要加入滤波器将干扰无用的噪声或者不需要频段的信号滤除。数字滤波器和模拟滤波器相比具有更高的精度、信噪比，以及不可比拟的可靠性[1]。只要适当改变数字滤波程序有关参数，就能方便的改变滤波特性，因此数字滤波使用时方便灵活。

由于在性能、成本、灵活性和功耗等方面的优势，基于FPGA的信号处理器已广泛应用于各种信号处理领域。本文正是在此背景下研究基于FPGA技术，运用DSP Builder和MATLAB等软件工具设计工程中实用的FIR数字滤波器。

1、FIR数字滤波器设计原理

有限长脉冲响应（FIR）滤波器的系统函数只有零点，除原点外，没有极点，因而FIR滤波器总是稳定的[2]。

长度为M的因果有限冲激响应滤波器由传输函数H（z）描述：

它是次数为M-1的z-1的一个多项式。在时域中，上述有限冲激响应滤波器的输入输出关系为：