张海燕，李见为

（1.重大大学光电工程学院，重庆 400044；2.重庆电子工程职业学院通信工程系 重庆 401331）

基于FPGA的IP Core设计

张海燕1,2，李见为1

（1.重大大学光电工程学院，重庆 400044；2.重庆电子工程职业学院通信工程系 重庆 401331）

文章基于8253的工作原理，结合ALTERA公司的FLEX10KE产品的特点，采用VHDL硬件描述语言与原理图两种设计方式，对8253进行层次化、模块化、参数化的逻辑设计，编写8253的各个功能模块，对设计的所有模块进行仿真验证。将完成的设计最终配置到FLEX10KE芯片上，经调试验证了设计的正确性。

IP 核；VHDL；FPGA

1 引 言

IP(Intellectual Property)内核模块是一种预先设计好的具有某种确定功能的集成电路、器件或部件[1]。IP内核模块有行为（behavior）、结构（structure）和物理（physical）3级不同程度的设计，对应有主要描述功能行为的 “软IP内核(soft IP Core)”、完成结构描述的“固IP内核(firm IP Core)”和基于物理描述并经过工艺验证的“硬IP内核(hard IP Core)”3 个层次[2]。

在经过行为级设计优化和功能验证后，其中软IP内核通常是用某种HDL文本提交用户，但其中不含有任何具体的物理信息。据此，用户可以综合出正确的门电路级网表，并可以进行后续结构设计，具有最大的灵活性，可以很容易地借助于EDA综合工具与其他外部逻辑电路结合成一体，根据各种不同的半导体工艺，设计成不同性能的器件。本文设计的软IP核以8253的工作原理为依据，采用的ALTERA公司的FPGA产品FLEX10KE，设计并实现的8253的IP核[3]。将完成的IP核配置到FLEX10KE芯片上，经调试验证了设计的正确性。

2 8253功能模块划分

根据8253的内部结构，将8253主要分为两大部分：总线控制部分和定时/计数部分[4]。……