保 玲，佘世刚，周 毅，金玉琳

（兰州空间技术物理研究所 甘肃 兰州 730000）

数字锁相环已在数字通信、无线电电子学及电力系统自动化等领域得到广泛应用。数字锁相环用于信号解调时，对信号频率的准确度和稳定度要求比较严格，在数字锁相环设计中，NCO自动跟踪捕捉输入信号的频率，直至锁相环进入锁定状态，保持频率不再变化。NCO的设计采用DDS技术。DDS是近些年迅速发展起来的一种频率合成技术，具有频率分辨率高、频率转换速度快、相位噪声低、频率稳定度高以及能够灵活产生多种信号等突出优点。然而在实际中，NCO的数字化处理不可能是完全理想的，杂散的产生也不可避免，因此在电路设计中，应尽量减小杂散噪声，获得较为理想的输出。基于FPGA设计NCO，支持系统现场修改和调试，可大大缩短设计周期。

1 NCO工作原理

NCO主要由相位累加器、波形存储器（ROM）、数模转换器（DAC）和低通滤波器（LPF）构成，核心为数字部分，即相位累加器与波形存储器。NCO工作原理为：参考时钟fc每触发一次，相位累加器将对频率控制字进行线性相位累加，得到的相位码对波形存储器寻址，使之输出相应的幅度码，完成相位到幅值转换。该编码值存储于波形存储器中，存储器的字节数决定了相位量化误差。如需输出模拟波形，需送入DAC进行数模转换，最后经低通滤波器进行平滑处理，输出信号fo[1]。NCO结构如图1所示。

图1 NCO结构Fig.1 Structure of NCO

2 NCO设计与FPGA实现

相位累加器是整个NCO系统运转的关键，主要完成相位累加，实现输出波形频率可调功能，利用Verilog HDL实现相位累加器的模块设计，采用流水线编码方式来减小资源消耗。……