APP下载

74LS161异步置零法构成任意进制计数器的Multisim仿真

2011-09-19任骏原

电子设计工程 2011年14期
关键词:信号实验

任骏原

(渤海大学 数理学院物理系,辽宁 锦州 121000)

Multisim仿真软件是由加拿大InteractiveImageTechnologies公司开发的一种基于SPICE工业标准的EDA软件,它就像一个真正的实验工作台,将电路原理图的输入、虚拟仪器的测试分析和结果的图形显示等集成到一个设计窗口[1-3]。

在用Multisim仿真软件进行计数器状态变化过程波形仿真分析时,用虚拟仪器中的字组产生器做实验中的信号源产生所需的各种输入信号,用四踪示波器观测输入、输出波形,可直观描述计数器的工作特性,且解决了计数器工作波形无法用实际电子实验仪器进行分析验证的问题[1]。

1 74LS161的功能及异步置零法

74LS161是集成4位二进制加法计数器[1-2],功能表如表1所示。其中CLK为时钟脉冲输入端、ENP及ENT为计数控制端、~LOAD为预置数控制端、~CLR异步置零控制端、DCBA为预置数输入端、QDQCQBQA为状态输出端、RCO为进位输出端,单片74LS161有从0000~1111共16个计数状态。

利用74LS161的预置数控制端~LOAD或异步清零端~CLR在计数循环过程跳过2n~N个状态,可构成任意N(N<2n)进制计数器,基本方法有置零法和置数法[1-2]。

用异步置零法将74LS161构成任意进制计数器时,使用计数和异步清零功能:用计数功能完成0~过度状态(最后一个有效状态 +1的状态)的状态转换、将过渡状态进行译码产生~CLR=0的异步置零信号在过渡状态异步清零。

过渡状态持续时间极短,~CLR=0的异步置零信号形成并完成置零后立刻消失。

过渡状态非完全译码时,仅由过渡状态中为1的Q端状态产生~CLR=0 信号,~CLR 的逻辑表达式为[1-2]:

即~CLR等于过渡状态中值为1状态变量的与非。……

登录APP查看全文

猜你喜欢

信号实验
记一次有趣的实验
信号
完形填空二则
做个怪怪长实验
孩子停止长个的信号
NO与NO2相互转化实验的改进
实践十号上的19项实验
基于LabVIEW的力加载信号采集与PID控制
一种基于极大似然估计的信号盲抽取算法
《实验流体力学》征稿简则