张莹，赵纶

(电信科学技术研究院，北京 100094)

0 引言

随着So C技术的发展，为了弥补传统电路测试扫描技术效率低的不足，产生了一种能够快速并有效地对数字系统进行测试与诊断的方法，即:自测试技术.但自测试技术常常是在软件中实现的，致使在电路测试中不可避免的存在诊断分辨率差、诊断时间长、效率低和使用费用较高等缺点.为了解决上述问题，一种电路的硬件自测试方法，即:通过在芯片内部集成少量的逻辑电路实现对集成电路的测试技术应运而生，这就是内建自测试(BIST)技术.该技术具有结构简单、有效测试时间短、测试灵活性强、可以实现在线经常性测试等优点.

本文基于March CE算法，设计了一种基于HHNEC 0.13μm的多片单、双口RAM为测试对象的串行“BIST”电路.在电路内部自身生成测试向量，而不需要外部施加激励，并依靠自身决定得到的测试结果是否正确.该电路可以有效的满足嵌入式存储器的测试需求，实现对存储器的准确检验和故障定位.

1 一种可嵌入式BIST电路设计

1.1 BIST电路结构原理

设计是基于March CE算法设计了一种可嵌入式BIST电路，这种BIST电路可以随意而灵活的嵌入到各种数字电路中，自动完成数字电路系统中的存储器测试，该电路的结构原理见图1所示.

图1 BIST电路结构原理图

图1电路系统的组成:①BIST控制器:它是算法控制的核心;②地址生成器:产生遍历整个RAM的地址序列;③数据生成器:产生数据及其“取反”的值;④控制生成器:在BIST控制器测试模式信号指挥……