甘永银，胡文江，黄 睿，谢东福

（1.重庆邮电大学 重庆市移动通信重点实验室，重庆 400065；2.重庆邮电大学 通信与信息工程学院，重庆 400065；3.重庆电子工程职业学院 软件工程系，重庆 401331；4.厦门大学 宽带无线通信实验室，福建 厦门 361005）

0 引言

LDPC码以其接近香农极限的纠错性能，近年来受到越来越多的关注。目前，LDPC码已经被广泛应用于多种通信标准中，如802.11n，DVB-S2，802.15.3c（WPAN）和802.16e（WiMAX）。而多边LDPC码相对于传统的LD⁃PC码具有更好的纠错性能[1-2]，它可视为由多个子码所构成的级联码。通过在多个子码之间分层迭代译码，相较其他的LDPC码码型，多边类型LDPC码（multi-edge-type LDPC codes）具有较为明显的性能优势。

目前LDPC码译码器的架构比较多，实现的吞吐量也比较大，如文献[3]中实现了码长为1024 bit，码率为0.5，吞吐量为1 Gbit/s的译码器。然而在无线通信中，信道通常是时变的，为了适应信道的这一特性，多码率LDPC码的研究成为一个热点。目前，文献[4]已经在硬件上实现了支持码长为360～4200 bit，码率为1/4～9/10的LDPC码译码器。文献[5]也在FPGA上实现了码长为10000 bit，码率分别为1/2，5/8和7/8的LDPC译码器。而在这些译码器中，对固定码长的多码率LDPC码译码器的研究和实现都较少。本文研究的多边类型LDPC码译码器是一种固定码长的多码率译码器，它通过对不同边上的校验信息的删余实现多码率译码。

本文提出了一种实现多边LDPC码码率变化的间隔删余算法，简化了硬件实现的复杂度。设计了一种固定码长不同码率共用相同存储单元的存储资源利用结构和半并行的译码结构，并根据多边子码分层译码的特点对译码器中的变量点和校验点采用分时运算，降低了计算单元的资源消耗。……