孟令军，彭晴晴，蔺志强

（中北大学 电子测试技术国家重点实验室，山西 太原 030051）

0 引言

随着图像采集器件性能的提高，图像的采集速率和信息量也在不断增加[1]，同时，由于LVDS技术在图像数据传输中的广泛应用，图像数据的实时处理和下传已经成为图像采集系统中非常关键的部分[2]。以SRAM阵列的存储方式可以有效地缓解图像数据的传输速率，为CPU进行图像数据处理争取了大量时间，并保证了稳定下传。本文以微处理器为核心，用FPGA控制SRAM阵列进行存储和下传，CPU负责阵列存储区的管理和可靠稳定的记录数据，完成图像数据在阵列中的分布存储。

1 系统总体结构

图像数据采集系统主要负责实时接收图像采集装置的高速图像数据，同时将数据连续串行下发给采编器。本文以CPU处理器为核心，主要控制系统的总体工作流程，同时以FPGA或CPLD为辅助，完成系统各模块与处理器之间的通信，实现图像数据的分区存储和连续下发。基于嵌入式处理器的图像存储系统硬件电路采用CPU＋FPGA器件进行时序控制，遥测图像数据首先通过LVDS接口芯片将串行数据解串为并行数据，存入单帧缓存中（由1片SRAM构成）。由于图像数据发送速率和接收速率之间存在差距，为了保证20幅图像数据的有效接收，主存储器使用20片SRAM构成存储阵列以实现20帧图像数据的有效存储。CPU是整个系统的中心控制器，负责控制图像数据的接收和转发编码。FPGA主要负责依据CPU的控制信号接收图像数据存至单帧缓存，转存至存储阵列和以PCM码形式转发至采编器。……