史赟 任勇峰 焦新泉 王 强

(中北大学电子测试技术国家重点实验室，山西 太原 030051)

0 引言

脉冲信号包含了丰富的高频和低频成分。在数据采集系统中，通常需要脉冲信号源提供的信号来检测数据采集设备的工作状况。此外，脉冲信号源产生的信号还可以作为控制信号，用于实现对采集设备的控制。因此，要实现灵活控制脉冲信号的脉宽、占空比、幅度和偏移量等，脉冲信号源要具备及时、稳定和可靠的特性［1］。本文针对某遥测系统所要求的脉冲信号，根据脉冲信号的脉宽和幅度设计出了两种方案:一种是将FPGA产生的脉冲信号经过高速运放调理产生;另一种是通过FPGA控制电子开关的导通和关断来形成相应的脉冲信号。

1 信号源的方案设计

1.1 功能介绍

本高速脉冲信号源的主要功能是为数据采集设备提供被测信号源。高速脉冲信号源能够模拟产生两路脉宽为100 ns、幅度为－1.0～+1.0 V的视频信号。

1.2 基本原理

高速脉冲信号源分别采用基于高速运放调理和基于高速电子开关两种方案实现。信号源由中心控制逻辑、高速运放调理电路、高速电子开关电路、驱动电路、阻抗匹配、电源模块和输出接口等部分组成。其原理框图如图1所示。

图1 原理框图Fig.1 Block diagram of the principle

中心控制逻辑FPGA负责控制高速信号的产生。此高速脉冲信号源采用VHDL硬件描述语言进行设计，灵活可靠。高速运放调理电路将FPGA产生的高速信号处理成符合要求的形式输送到接口，高速脉冲信号也可以通过FPGA控制高速电子开关的导通和关断。驱动电路是为了增强整个信号源的驱动能力。阻抗匹配的作用是消除信号源在长线传输中的反射现象。电源模块为脉冲信号源的各部分供电，各部分所需供电电平不兼容，因此，电源模块中要进行电平转换。进行电平转换时要注意供电芯片和被供电电路的功耗匹配，保证输出正确的供电电压，使各部分能够正常通信。

2 硬件电路实现

2.1 高速运放调理电路

由可编程逻辑器件FPGA产生的脉冲信号，脉宽满足要求，但幅值不满足要求。因此，基于高速运放调理方案，采用差动放大电路，通过外部提供偏置电压，对信号进行幅值调理，产生所要求的高速脉冲信号。高速运放调理电路原理图如图2所示。

图2 高速运放调理电路原理图Fig.2 Principle of the high-speed operational amplifier conditioning circuit

在高速运放调理电路设计中，主要考虑高速运放的选择、信号幅值的调理和驱动电路的设计。

2.1.1 高速运放的选择

从FPGA输出的原始信号经过差动放大电路进行调理。由于信号是高速信号，所以应该选择高速运放与之匹配。压摆率是高速运放的重要指标，也称作运放的转换速率(slew rate，SR)，它反映的是一个运算放大器在速度方面的指标，表示运放对信号变化速度的适应能力，对于高速运放来说是至关重要的。运放的压摆率相对于信号过低时，信号不能及时地被调理;过高时，输出的信号会产生振荡(低频信号通过高速运放时会产生振荡)［2］。信号幅值越大、频率越高，要求运放的SR也越大。

SR与频率f、幅度VPP之间的关系为:

本例中高速脉冲信号的脉宽为100 ns，按照极限频率为10 MHz考虑(占空比为1∶1时)，高速脉冲信号的谐波分量丰富，调理时要考虑脉冲信号的5次谐波分量，有效频率f高达50 MHz，幅度 Vpp=1.0 V，经计算得运放的转换速率为SR=314 V/μs。选择运放时要按至少两倍的冗余考虑，一般取两倍以上，即压摆率要大于 628 V/μs。

放大器选用AD9621，它是一种基于电压反馈的高速运放，失真低，噪声低，小信号模型工作频率为350 MHz，大信号工作频率为130 MHz，压摆率为1200 V/μs。高速运放AD9621压摆率满足要求，可以保证高速脉冲信号的不失真输出。AD9621需要+5 V双端供电，电路设计中需要在供电电源和地之间就近加退耦电容，以滤除噪声，保证高速运放工作在稳定状态。

2.1.2 信号幅值的调理

脉冲信号的幅值通过差动放大电路可以调理到合适的范围内。设差动放大器反向端和同向端的输入电压分别为 Ui1和 Ui2，其中 Ui1为0～3.3 V，通过对 FPGA编程实现，使FPGA某个I/O口输出脉宽为100 ns，幅度为0～3.3 V的脉冲信号。Ui2是由放大器OP113组成的放大电路为后级差动放大电路提供的偏置电压。OP113是一种低噪声、低温漂的放大器。电路中，由于R1=R2，因此可以将3.3 V的输入电压调整到1.65 V，作为OP113的同相输入端电压，放大倍数为1，则输出为1.65 V，输入到差动放大电路的同相输入端。

在差动放大电路中，差动电路要求输入电路的两端对称，即从运放反相端到地之间向外看的等效电阻等于同相端到地之间向外看的等效电阻。因此，要注意电阻匹配。差动放大电路的高度对称，共模抑制比高，能有效地抑制零点漂移，抗干扰性能好［3］。利用虚短和虚断的概念分析电路，得到输出端电压为:

当R3=R4、R5=R6时，满足电阻匹配的要求，同时可以消除由输入的共模部分和运放偏置电流引起的误差，使输出电压只与输入的差模部分有关。由图2可知，R3=R4=330 Ω，R5=R6=200 Ω，Ui1取 0 ～3.3 V，Ui2=1.65 V，将以上变量代入式(2)中，可得 Uo= －1.0 ～1.0 V。

2.1.3 驱动电路的设计

差动放大电路输出的高速脉冲信号再经过电压跟随器组成的驱动电路输出。采用电压跟随器可以使高速脉冲信号完全进入采集设备，避免对信号处理时由于输入信号的输出阻抗过高而导致的损耗［4］。根据输入的高速脉冲信号的特点，本设计中选用AD9621作为电压跟随器。在+5 V双电源供电的情况下，该运放的特性完全满足信号的频率和幅度等方面的要求。

2.2 高速电子开关电路

高速脉冲信号源也可以采用高速电子开关实现，即通过FPGA产生的控制信号控制高速电子开关相应引脚的导通和关断来产生高速脉冲信号，其硬件原理图如图3所示。

图3 高速电子开关电路原理图Fig.3 Principle of the high-speed electronic switch circuit

高速电子开关电路设计主要考虑的是决定输出高速脉冲信号上升沿和下降沿时间的高速电子开关的导通和关断时间［5］。本方案中采用单刀双掷三通道电子开关 ADG733，其导通电阻为2.5 Ω，导通时间为21 ns，关断时间为10 ns，满足要求，并选用高速运放AD818将幅值为+5 V和－5 V的直流信号调理到+1 V和－1 V，作为高速电子开关的输入端。高速运算放大器AD818具备很强的驱动能力且噪声和功耗低。

高速电子开关ADG733可以支持单端和双端两种供电方式，这里使用双端供电方式，导通电阻为2.5 Ω。ADG733有3个地址输入端，不同的地址控制着不同通道的开关切换。本文中由于要模拟输出两路视频信号，因此使用ADG733的1通道和2通道作为切换通道，将地址输入端的高位接地，另两位接到FPGA的I/O口。通过逻辑控制地址输入端的值，就可以实现两个通道的开关切换。由于输出的高速脉冲信号的脉宽为100 ns，因此，可以通过时序控制开关的切换速度来实现，即通过控制FPGA与高速电子开关地址端相连的I/O口输出“0”和“1”的持续时间和间隔时间来控制高速电子开关切换到±1 V来实现。高速电子开关由－1 V导通到+1 V导通时，产生信号上升沿;由+1 V导通到－1 V导通时，产生信号下降沿。使用电子开关时，应注意导通电阻和漏电电流要小，其开关速度越快越好，且需符合能够产生脉宽为100 ns脉冲信号的要求。为了提高信号源的驱动能力，高速电子开关后面使用高速运算放大器做输出跟随，其原理与第一种方案相同。

2.3 消除反射

高速脉冲信号接口选用无线电天线接口(subminiature-A，SMA)连接器与同轴电缆相连，传输到采集设备。在实际测量中，接口处未接同轴电缆时，接口处测得的信号波形完整，没有出现较大的衰减和畸变，引起的误差在合理的范围之内。当接口处接同轴电缆时，测量同轴电缆的源端和负载端，信号均存在振铃和过冲现象，信号发生了反射。具体来说，电压跟随器起到了较好的信号隔离作用，由于其输出阻抗低，提高了带负载能力［6－8］。但同时它又会导致高速信号输出端的阻抗与同轴电缆的特性阻抗不匹配，引起高速脉冲信号在传输过程中的反射现象。

信号在源端反射的大小取决于源端阻抗ZS和传输线特性阻抗的Z0的差值，同理，信号在负载端反射的大小取决于负载端端阻抗ZL和传输线特性阻抗的Z0的差值。源端反射系数，负载端反射系数。反射系数在+1和－1之间。当R1、R2为正时，反射信号与原信号方向相同;为负时，反射信号与原信号反向;R1、R2为+1时，信号被100%反射回来;R1、R2为0时，传输线的特性阻抗被精确匹配。

本脉冲信号源采用在驱动电路输出端串联一个电阻的方法来消除反射，电阻要尽量靠近驱动电路的输出端，使其与驱动电路的输出阻抗之和等于传输线的特性阻抗。本例中跟随放大器的输出阻抗较小，相对于同轴电缆50 Ω的特性阻抗来说，可以忽略，因此，在驱动电路和传输线之间串联一个50 Ω的电阻与同轴电缆的特性阻抗相匹配。采用串联端接阻抗区配方法的优点是简单，只需要一个元件，而且不需要较大的驱动电流［10］。高速脉冲信号输出端与同轴电缆阻抗匹配后，再次测量到的高速信号波形得到了较大的改善，信号的反射基本消除。

3 结束语

高速脉冲信号源已广泛应用于数据采集系统中，数据采集设备对其可靠性和稳定性的要求也越来越高。本文提出的两种高速脉冲信号源的设计方案，均能够输出稳定可靠的脉冲信号，同时利用可编程逻辑器件FPGA实现对信号输出的控制，灵活稳定。通过采用串联端接阻抗匹配的方法，消除了高速脉冲信号在传输过程中的反射现象。本高速脉冲信号源已成功应用于某采集设备的调试。

［1］徐文强，任勇峰，文丰.基于FPGA的高速脉冲信号源的设计与实现［J］.微计算机信息，2007，23(2):251 －252，229.

［2］薛瑶.某飞行器数据记录器的优化设计［D］.太原:中北大学，2009.

［3］王远.模拟电子技术［M］.北京:机械工业出版社，2000.

［4］吴蓬勃.视频传输中的阻抗匹配研究［J］.航空电子技术，2009，40(2):43－47.

［5］赵呈恺.通用测试台模拟信号源的设计［D］.太原:中北大学，2009.

［6］任勇峰，庄新敏.VHDL与硬件实现速成［M］.北京:国防工业出版社，2005.

［7］朱明杰，卓君华.传输线的反射干扰［J］.电子测试，2009(6):70－73.

［8］黄乘顺，李星亮.传输线阻抗匹配的分析与设计［J］.科学技术与工程，2007，7(4):609 －611.

［9］Johnson H M.高速数字设计［M］.沈立，朱来文，陈宏伟，等，译.北京:电子工业出版社，2004.

［10］焦新泉，秦丽.信号传输过程中的反射及其抑制方法［J］.测试技术学报，2004，18(z2):93 －96.