邹　敏，罗进川华东电子工程研究所，安徽合肥　　230088

动态非均匀数字信道化接收技术研究与实现

邹敏，罗进川
华东电子工程研究所，安徽合肥230088

0 引 言

电子战是现代信息化战争的重要组成部分，对战争的胜负起着决定性作用。接收机作为电子战中无线电信息接收的重要系统，具有重要的研究价值[1-2]。日益复杂的战争电磁环境对接收机的性能提出了更高的要求，伴随着ADC、FPGA等商用器件性能的迅猛发展，接收机正朝着全数字、宽带、动态非均匀信道化方向发展。

本文描述的接收机是针对某实验平台建设项目的需要而开发，采用宽带中频采样、动态非均匀信道化等技术，实现对外界信号的智能接收与处理。

1 系统硬件架构

接收机硬件设计采用标准的CPCI架构，做成6U采集板卡。参考CPCI标准对CPCI连接器的信号进行了自定义，包括时钟线、控制线、电源及信号线等。CPCI总线是由国际工业计算机制造者联合会组织于1994年提出的高性能工业计算机总线标准，具有可热插拔、高抗震性、高开放性和高可靠性等诸多优点。

接收机硬件的原理框图如图1所示，整个硬件部分主要包括AD采集模块、时钟合成模块、FPGA模块及光纤传输模块几个部分。AD模块完成对单通道中频信号的采集；FPGA模块包括两片FPGA，FPGA1对AD采集的数据进行正交解调，形成零中频基带I/Q信号；FPGA2对FPGA1送过来的零中频基带I/Q信号进行窄带数字下变频。FPGA1和FPGA2通过GTX接口实现片间传输；光纤模块用于接收记录仪发送过来的指令和将最终的处理结果送至记录仪进行记录。

考虑实际使用需要，本设计中并未采用CPCI总线进行数据传输，只用CPCI机箱对接收模块进行供电。

2 固件设计

图2所示为接收机的固件信号流程图。本设计中，硬件平台选用的FPGA所包含的DSP乘法器资源有限，无法在一片FPGA上同时实现宽、窄带DDC的功能，综合考虑DSP硬核资源利用率及时序收敛设计的复杂度，固件设计最终采用了如下方案： FPGA1固件用于实现对高速AD采样数据的串并转换及宽带数字下变频功能（宽带DDC）；FPGA2固件用于实现窄带信道化及8通道可变DDC功能，并将最终的结果通过GTX接口传输给记录仪。

2.1FPGA1固件

由于FPGA的实时处理时钟最大只有300MHz左右，而设计中高速ADC的采样速率为1.6Gsps，无法直接对AD采集到的数据进行处理，因此必须采用多路并行处理架构。如图2所示，先对AD采集到的串行数据进行1：8串并转换，变成8路并行数据，FPGA工作频率为200MHz。

图3[3]所示为数字下变频器的原理框图，主要由数字混频器、数字控制振荡器（NCO）及低通滤波器[4]三部分组成，基本功能是将高速率数字中频信号下变频为数字基带信号，具有精确、可靠、灵活、无参数漂移等一系列优点。此外，数字下变频器的控制和修改容易也是模拟下变频器所无法比拟的[5]。

本设计中，8路并行AD数据分两路与8路并行NCO进行正交解调，再经过一个多相低通滤波器进行4倍抽取滤波，以降低后端片间数据传输压力。滤波后生成零中频基带I/Q信号，采样率为400Msps，带宽为200MHz。多相低通滤波器阶数设为64阶，其归一化幅频响应曲线如图4所示，此时带外抵制水平约为60dB，这样可为FPGA2上的窄带信道化及窄带DDC降低数据处理压力。

2.2动态非均匀信道化处理

如图2所示，动态非均匀信道化处理功能通过FPGA2固件来实现，主要由窄带信道化模块和可变DDC模块构成。FPGA1送来的零中频基带I/Q信号分两路，一路送窄带信道化模块，实现1.5625MHz的信道化；另一路送可变DDC模块，经FFT运算、NCO窄带本振产生、混频、数据抽取滤波，并根据外界信号环境情况或由监控计算机下发控制命令，通过动态DDC处理，实现子带中心频率及带宽的灵活调整，形成动态非均匀信道化数据输出，经光纤送入监控计算机。

3 测试结果

测试指标包括功能性指标和系统性能指标。功能性指标为实现对单通道宽带中频信号（中心频率1GHz，瞬时带宽200MHz）的采集及8通道的窄带动态非均匀信道化处理；系统性能指标包括ADC的信噪比和无杂散动态。

测试方法为：由基准信号产生单元为接收机提供1.6GHz AD采样钟及20MHz系统同步时钟。由信号源产生0dBm中频信号（900MHz-1100MHz）送接收机进行采集。用FPGA的逻辑分析软件chipscope记录采样数据并导入matlab进行FFT运算，求出采样信号的频谱，进而计算出信噪比及无杂散动态。输入中频信号从900MHz开始，隔50MHz测一个点。信噪比和无杂散动态的测试结果如表1所示。可知，常温下，ADC的信噪比达到35dB，无杂散动态达到40dB，满足系统性能指标要求。图5为输入信号为1GHz时的测试结果。

表1　ADC信噪比及无杂散动态测试结果

为了验证窄带带宽可调功能，我们假设某一通道窄带中心频率为30MHz。输入中频信号频率分别设为1031MHz和1036MHz，用chipscope提取窄带DDC后的数据并送入matlab作FFT分析，观察不同带宽下的输出频谱。

图6(a)为输入信号为1031MHz时两种带宽下的窄带DDC输出结果，此时，信号均为带内信号，窄带DDC后输出1MHz信号；图6(b)为输入信号为1036MHz时两种带宽下的窄带DDC输出结果，此时，对于3.125MHz带宽，信号为带外信号，被抑制，窄带DDC无输出。对于12.5M带宽，信号为带内信号，窄带DDC后输出6MHz信号。

4 结论

本文介绍了动态非均匀信道化数字接收机的硬件架构、宽窄带数字下变频固件开发和接收机指标测试结果。该接收机采用了不同于传统的动态非均匀信道化技术架构，实现了对雷达信号的智能接收与处理。测试结果表明，接收机功能指标及性能指标均达到设计要求。本接

收机的成功实现，能够支撑辐射源个体识别、信号的智能接收与处理等技术研究，为进行雷达信号新型接收体制研究，智能接收、新的处理方法和算法研究提供实验平台。

参考文献

[1]龚仁仙，魏玺章，黎汀.宽带数字信道化接收机综述[J].电子学报，2013，41（5）：949-959

[2]徐（Tsui J.）.宽带数字接收机[M].杨小牛，陆安南，金飚，译.北京：电子工业出版社，2002.

[3]向海生，马利祥，王冰.基于拼接采样技术的宽带数字接收机[J].雷达科学与技术，2014，12（4）：450-453.

[4]Xilinx， Inx. ds795， FIR Complier v6.3[M/OL]. http://www.xilinx.com.

[5]杨小牛，楼才义，徐建良.软件无线电技术与应用[M].北京：北京理工大学出版社，2010.

摘要数字信道化接收机以其高性能在电子战和无线电通信中有着重要的运用。本文介绍了一种动态非均匀数字信道化接收机的设计及实现，描述了接收机的硬件架构设计、固件设计和最后的指标测试结果。接收机采用CPCI架构进行设计，采用宽带中频采样、动态非均匀信道化、数字下变频等技术实现了对多种雷达信号的智能接收与处理。

关键词数字接收机；动态非均匀信道化；数字下变频；智能接收与处理

NO.38 Research Institute of CETC， Hefei， 230088，China Abstract Own to its high performance， the Channelized Digital Receiver plays a great role in EW(Electronic Warfare) and wireless communication. This article gives details about the design of a dynamically and heterogeneously channelized digital receiver. The hardware architecture of the receiver， the firmware design and the fi nal test results are described. CPCI architecture is used in the design. Due to the technique use of RF sampling， dynamically and heterogeneously channelization and Digital Down Convert， the receiver can intelligently deal with many kinds of radar signals.

Keywordsdigital receiver; dynamically and heterogeneously channelization; digital down converter; intelligently receive and process

作者简介：邹敏，博士，中国电子科技集团公司第三十八研究所工程师，研究方向：宽带数字收发技术研究和工程开发The research of dynamically and heterogeneously channelized digital receiver Zou Min，Luo Jinchuan

中图分类号TN91

文献标识码A

文章编号1674-6708（2015）140-0172-02