陈思浩 吴黎明 彭克锦 许志杰

本文引用格式：陈思浩，吴黎明，彭克锦，等.基于ZYNQ平台的卷积神经网络加速器设计与实现[J].自动化与信息工程，2024， 45（1）：30-34.

CHEN SiHao， WU LiMing， PENG KeJin， et al. Design and implementation of convolutional neural network accelerator based on ZYNQ platform[J]. Automation & Information Engineering， 2024，45（1）：30-34.

摘要：针对卷积神经网络模型规模较大，以及嵌入式系统计算资源有限的问题，提出一种基于ZYNQ平台的卷积神经网络加速器设计方案。采用软硬件协同设计的原则，首先，在FPGA端设计图像、参数输入模块；然后，利用FPGA并行计算技术实现卷积层和池化层运算，并通过摄像头采集手写数字图像与LCD显示结果；最后，在嵌入式平台上实现手写数字识别。实验结果表明，卷积层和池化层的运算速度比ARM平台提高了2.68倍。

关键词：卷积神经网络；ZYNQ平台；硬件加速；FPGA

中图分类号：TN912.3           文献标志码：A           文章编号：1674-2605（2024）01-0005-05

DOI：10.3969/j.issn.1674-2605.2024.01.005

Design and Implementation of Convolutional Neural Network Accelerator Based on ZYNQ Platform

CHEN Sihao  WU Liming  PENG Kejin  XU Zhijie

（School of Electromechanical Engineering， Guangdong University of Technology， Guangzhou 510006， China）

Abstract： A convolutional neural network accelerator design scheme based on the ZYNQ platform is proposed to address the issues of large-scale convolutional neural network models and limited computing resources in embedded systems. Adopting the principle of software hardware collaborative design， first， design image and parameter input modules on the FPGA side; Then， using FPGA parallel computing technology to implement convolutional and pooling layer operations， and capturing handwritten digital images and LCD display results through a camera; Finally， implement handwritten digit recognition on an embedded platform. The experimental results show that the computational speed of the convolutional and pooling layers is 2.68 times faster than that of the ARM platform.

Keywords： convolutional neural networks; ZYNQ platform; hardware acceleration; FPGA

0 引言

隨着人工智能技术的迅速发展，卷积神经网络（convolutional neural network， CNN）作为一种深度学习模型，广泛应用于图像识别[1]、目标检测[2]和语音处理[3]等领域。然而，传统的嵌入式系统无法满足CNN的复杂性和大规模计算的需求。图形处理器（graphics processing unit， GPU）虽然可以加速CNN，但其存在体积大、功耗高等问题。为此，研究人员将硬件加速

器应用于CNN的计算中，以提高其计算性能和能效。因此，在保证性能的前提下，体积更小、功耗更低的硬件平台成为CNN加速领域的热门发展方向[4-7]。

基于现场可编程门阵列（field-programmable gate array， FPGA）的加速平台因具有可编程性强、并行计算能力强等特点，成为研究热点[8-10]。但直接在FPGA上实现CNN计算是一项复杂的任务，需考虑诸多因素，如外设控制、内存带宽、开发难度和开发周期等。

为此，本文提出一种基于ZYNQ平台的卷积神经网络加速器设计方案，在FPGA端设计加速器模块，通过摄像头采集手写数字图像与LCD显示结果，实现手写数字的识别。……