200 Gbit/s SR4 光收发模块的研究与设计
2023-10-21孙洪君孙莉萍
向 华,罗 超,孙洪君,孙莉萍
(1.武汉邮电科学研究院,湖北武汉 430074;2.武汉光迅科技有限公司,湖北武汉 430205)
近年来,云计算和大数据的高速发展,使光纤通信系统的更新换代加速,对光模块提出了更高的要求。
QSFP56 封装光收发模块提供了单通道50 Gbit/s的并行传输,相较于同体积QSFP28 封装类型光模块,单通道25 Gbit/s 传输可实现2 倍的传输速率[1-2]。
1 光模块的设计
1.1 模块功能框架
200 Gbit/s SR4(4-Short Reach,SR4)光收发模块主要由4 个单元组成,分别为数字处理芯片(Digital Signal Processing,DSP)、接收单元(ROSA)、发射单元(TOSA)和监控单元[3],基本原理框图如图1 所示。

图1 200 Gbit/s SR4光模块基本原理框图
QSFP 56 封装采用了4 阶电平脉冲幅度调制编码(PAM4)差分信号编码类型[4],实现了光模块单通道50 Gbit/s 的传输速率。
1.2 高速数字处理芯片
DSP 高速数字处理芯片支持恢复交换机侧传输来的电信号中数字时钟信号的恢复、噪声的去除;对接收端光信号进行色散补偿以及去除非线性干扰,其工作在光模块电口侧和光口侧之间;DSP在接收端具备自适应线性均衡,可根据信号不同频率的差异进行幅度上的补偿;DSP 在发送端进行预加重[5-6]。
高速数字处理芯片主要由电口侧接收接口(Host Rx)、电口侧发射接口(Host Tx)、光口侧发射接口(Line Tx)、光口侧接收接口(Line Rx)、数据监控单元(Link-Monitor)、光口发射端锁相环(TX PLL)以及光口接收端锁相环(RX PLL)组成,其基本原理框图如图2 所示。图中黑色箭头表示数据流方向。

图2 DSP基本原理框图
QSFP 56 封装实现了与QSFP 28 相同的体积大小,但实现了2 倍的比特速率,是因为QSFP 56 采用了PAM4 编码。PAM4 编码相较于NRZ 编码的设计难度要大上不少,眼高裕量变小,技术上的挑战及后续硬件调试难度相对较大。……
