王梦迪 王 颖 刘 成 常开颜 高成思 韩银和 李华伟 张 磊,4

1 （中国科学院计算技术研究所 北京 100190）

2 （中国科学院大学 北京 100190）

3 （处理器芯片全国重点实验室（中国科学院计算技术研究所）北京 100190）

4 （移动计算与新型终端北京市重点实验室（中国科学院计算技术研究所）北京 100190）

近年来，深度学习技术已广泛应用于许多领域，如图像分类[1-2]、目标检测[3-4]和自然语言处理[5-7]等.深度学习芯片作为深度学习算法的专用加速硬件，已被广泛应用在从数据中心规模的计算系统[8]到轻量级的边缘或物联网设备[9]中.华为[10]、寒武纪[11]、英伟达[12]、谷歌[13]、特斯拉[14]等公司发布了数百款深度学习芯片，适用于不同的应用场景，但受限于各自使用场景的硬件条件限制（如功耗、面积），因此这些深度学习芯片使用不同的神经网络处理器（neural processing unit，NPU）架构，具有不同规模的算力.例如，Cerebras CS-2[15]深度学习芯片拥有约850 000 个神经网络处理器核，其峰值功率达到23 kW.相比之下，谷歌提出的张量处理单元（tensor processing unit，TPU）v3[13]只有8 个神经网络处理器核，其峰值功率约为200 W.这2 种应用于不同场景的深度学习芯片约有20 倍的计算能力差异和约100 倍的功耗差异，这种差异表明，深度学习芯片需要针对特定的应用场景进行定制.然而，开发深度学习芯片非常耗时且开发成本高昂，从设计到上市通常需要数年时间[16].

芯粒集成技术正逐渐成为一种强可扩展性的芯片敏捷定制方案，芯片设计人员可以直接在硅或有机中介层上集成同构或异构的芯粒[17]，甚至可以……